Criterios de Optimización y Diseño de un Recticador Trifásico para

Transcripción

Universidad Politécnica de Madrid
Centro de Electrónica Industrial
Proyecto Fin de Máster
Criterios de Optimización y Diseño de un Rectificador
Trifásico para Aplicaciones Aeronáuticas
Marcelo Alexis Silva Faúndez
Máster en Electrónica Industrial
Escuela Técnica Superior de Ingenieros Industriales
Departamento de Automática, Ingenierı́a Electrónica e Informática Industrial
Madrid, Octubre 2011
Escuela Técnica Superior de Ingenieros Industriales
Departamento de Automática, Ingenierı́a Electrónica e Informática Industrial
Master en Electrónica Industrial
Criterios de Optimización y Diseño de un Rectificador
Trifásico para Aplicaciones Aeronáuticas
Autor: Marcelo Alexis Silva Faúndez
Director: Jesús A. Oliver
Madrid, Octubre 2011
Proyecto Fin de Máster
5
A mi querida Madre,
Q. E. P. D.
6
CONTENIDO
7
8
Contenido
CONTENIDO
1. INTRODUCCIÓN
9
1.1. Historia del Reabastecimiento en Vuelo en Aviones ........................... 9
1.2. Actual Arquitectura del Sistema de Realimentación .......................... 12
1.3. Perfil de Carga del Sistema .......................................................... 12
1.4. Desarrollo de la Tesis .................................................................. 13
2. OPTIMIZACIÓN A NIVEL DE ARQUITECTURA DEL SISTEMA
2.1. Arquitectura del Sistema de Alimentación Propuesta.........................
2.1.1. Distribución eléctrica en aplicaciones aeronáutica ....................
2.2. Estudio de Arquitecturas para el Sistema de Alimentación .................
2.3. Unidad de Almacenamiento de Energı́a. ..........................................
2.3.1. Dimensionamiento de la Baterı́a ..........................................
2.3.2. Simulación de la Arquitectura propuesta con Baterı́a ...............
2.3.3. Dimensionamiento del Súper Condensador .............................
2.3.4. Simulación de la Arquitectura Propuesta con Súper Condensador
2.3.5. Dimensionamiento de Baterı́a más Súper Condensador .............
2.3.6. Simulación de la Arquitectura Propuesta con Baterı́a más Súper
Condensador ...................................................................
2.3.7. Resumen de las Unidades de Almacenamiento .......................
3. SELECCIÓN Y OPTIMIZACIÓN DE LA TOPOLOGÍA DEL SISTEMA
3.1. Rectificador Activo .....................................................................
3.2. Familias de Rectificadores Activos .................................................
3.3. Rectificadores bidireccionales ........................................................
3.4. Rectificadores unidireccionales ......................................................
3.5. Comparación entre las topologı́as unidireccionales con convertidores
DC-DC. ...................................................................................
3.5.1. Comparación en eficiencia ..................................................
3.5.2. Comparación en peso y volumen. .........................................
3.5.3. Aspectos del sistema. ........................................................
3.5.4. Resumen de la comparación ................................................
3.6. Rectificador Trifásico tipo Buck de Alta Eficiencia. ...........................
3.7. Aislamiento Eléctrico. .................................................................
17
17
17
18
20
21
21
21
23
23
25
26
27
27
27
29
29
29
30
31
32
32
33
34
5
6
Contenido
3.8. Topologı́a multi-celda.................................................................. 35
3.9. Optimización de la topologı́a en cuanto número de celdas ................... 39
3.10. Simulación del rectificador de tres celdas......................................... 40
4. ANÁLISIS DEL RECTIFICADOR TIPO BUCK
4.1. Rectificador trifásico tipo buck .....................................................
4.2. Principio de operación.................................................................
4.2.1. Suposiciones ...................................................................
4.3. Estados de Conducción................................................................
4.4. Modulación Vectorial ..................................................................
45
45
45
45
45
49
5. NUEVAS CONSIDERACIONES DE DISEÑO DEL FILTRO EMI
DE RECTIFICADOR TRIFÁSICO PARA APLICACIONES AERONÁUTICAS
53
5.1. Filtro EMI ................................................................................ 54
5.2. Topologı́a del Convertidor ............................................................ 55
5.3. Estándar EMI en aviónica: MIL-STD 461E .................................... 56
5.4. Diseño del Filtro EMI ................................................................. 58
5.4.1. Espectro de la corriente de entrada del rectificador .................. 58
5.4.2. Frecuencia de corte del filtro ............................................... 59
5.4.3. Consideraciones para el condensador .................................... 59
5.4.4. Nuevas consideraciones para el del diseño del condensador ....... 60
5.5. Optimización del Filtro .............................................................. 62
5.5.1. Estimación de del peso y las pérdidas del filtro ....................... 62
5.5.2. Estimación de las pérdidas en los MOSFETs .......................... 64
5.5.3. Frecuencia de conmutación óptima ....................................... 64
5.5.4. Conclusiones.................................................................... 67
6. PLATAFORMA DE PRUEBA
6.1. Tarjeta de Potencia del Rectficador................................................
6.1.1. Layout de la Tarjeta de Potencia, versión 1. ...........................
6.1.2. Layout de la Tarjeta de Potencia, versión 2. ...........................
6.2. Tarjeta de Control del Convertidor ................................................
6.3. Filtro EMI ................................................................................
69
71
71
71
75
77
7. RESULTADOS EXPERIMENTALES
7.1. Formas de Onda de las conmutaciones ............................................
7.2. Rendimiento, Factor de Potencia y Distorsión Armónica ....................
7.3. Formas de onda de Corriente y tensiones de lı́nea .............................
79
79
79
79
8. CONCLUSIONES
85
9. APÉNDICE
9.1. Articulos Publicados en Congresos .................................................
9.1.1. Articulo presentado en el congreso SAAEIG 2011. ...................
9.1.2. Articulo presentado en el congreso ECCE 2011. ......................
87
87
87
93
Contenido
7
9.2. Códigos Fuentes del DSP .............................................................100
10.REFERENCIAS
117
8
Contenido
Capı́tulo 1
INTRODUCCIÓN
L
A presente tesis está enmarcada en el proyecto Boom Power supervisado por
Airbus, el cual consiste en la actualización y mejoramiento de los sistemas de
alimentación de un sistema que permite el reabastecimiento de combustible de una
aeronave en vuelo.
En el trabajo se presenta un estudio del sistema actual de potencia para el reabastecimiento en vuelo, posteriormente se realiza un estudio y optimización a nivel
de arquitecturas para el mejoramiento del sistema. Una vez optimizado el sistema a
nivel de arquitectura se realiza una optimización a nivel de topologı́a que incorpora
entre sus variables el análisis del filtro EMI y la división del rectificador en pequeños
rectificadores en paralelo para ası́ obtener un mı́nimo peso, volumen y pérdidas del
sistema en su globalidad. Finalmente se presenta implementación de la nueva arquitectura y topologı́a propuesta incluyendo resultados experimentales.
1.1.
Historia del Reabastecimiento en Vuelo en Aviones
La capacidad de una aeronave para mantenerse en vuelo y alcanzar mayores distancias siempre fue una variable que se deseó aumentar. Los problemas técnicos eran
muchos, pero hacia mitad del siglo XX se logró lo que parecı́a imposible: construir
aviones que pudieran ser reabastecidos de combustible en vuelo, sin tener que aterrizar
y despegar. El reabastecimiento aéreo de combustible cambió, ası́, todas las reglas del
combate aéreo y terrestre.
El reabastecimiento implica que un avión cisterna o tanquero le provea a otros
aviones de combustible, estando ambos en el aire y con los motores encendidos. Esto
le permite al avión receptor mantenerse en vuelo por más tiempo, logrando alcanzar
distancias que antes hubieran resultado imposibles. Estos sistemas hacen que un avión
pueda estar volando, teóricamente, de manera indefinida, siendo limitados primero por
la fatiga de la tripulación (la cual puede ser rotada, en el caso de ciertos bombarderos)
y luego por ciertas cuestiones de mantenimiento e ingenierı́a del aparato en sı́.
El reabastecimiento permite que los aviones obtengan varias ventajas tácticas:
que cualquier avión alcance distancias que antes no podrı́a haber alcanzado,
particularmente por no estar diseñado para ello;
que cualquier avión, particularmente un caza, bombardero o de ataque a tierra,
permanezca más tiempo en el aire, a la espera de ayudar a fuerzas amigas;
9
10
Capı́tulo 1 – Introducción
que el avión pueda despegar con carga máxima de armamento, pero poco combustible, en mejores condiciones de seguridad y con una pista de extensión
normal. Generalmente el peso máximo de carga de un avión no le permite mantenerse en el aire, y mucho menos despegar; de manera que el avión puede
levantarse con mucho peso de armas para llenar sus combustibles más tarde, a
la ida o a la vuelta de sus misiones.
Estas ventajas traen aparejadas otras no menores. Por ejemplo, permite que los
cazas no gasten puntos fuertes en llevar tanques de combustible desechables, los cuales
perjudican su aerodinámica y deben ser lanzados en caso de entrar en combate aéreo.
La capacidad de permanecer más tiempo en el aire es un verdadero multiplicador
de fuerza, ya que permite que un avión haga el trabajo de dos o tres, evitando idas y
venidas para aterrizajes y despegues.
La figura 1.1(a) muestra una fotografı́a del sistema de reabastecimiento en vuelo
fabricado por Airbus. En la figura 1.1(b) se nuestra el primer contacto exitoso logrado
por Airbus con su sistema de reabastecimiento en vuelo.
En una breve explicación, el procedimiento de reabastecimiento en vuelo diseñado
por Airbus consiste en lo siguiente. Los pilotos de ambos aviones aproximan y alinean los aviones, una vez los aviones estén una posición adecuada, el avión tanquero
comienza el descenso controlado de la pértiga, la pértiga está sujeta al avión mediante
un pivote que permite el movimiento en 360 grados, de esta forma, para controlar el
movimiento vertical de la pértiga se utiliza un motor eléctrico y para controlar los
movimiento laterales se utilizan dos alerones que están en el extremo de la pértiga,
cada uno de estos alerones son accionados por motores eléctricos. Una vez la pértiga
esté en el lugar indicado con una manguera telescópica se da alcance al avión receptor;
esta manguera telescópica es también controlada por un motor eléctrico.
1.1
Historia del Reabastecimiento en Vuelo en Aviones
Figura 1.1.
Fotografı́a del sistema de reabastesimiento en vuelo
11
12
1.2.
Actual Arquitectura del Sistema de Realimentación
El sistema de abastecimiento de combustible en vuelo, es accionado mediante
motores AC alimentados y controlados a través de drives desde una red trifásica de
115V a 400Hz. la arquitectura eléctrica del sistema es mostrada en la figura 1.2, en
esta figura también se incluye la potencia aparente y el peso de cada uno de los drives.
Drive
2kVA 11kg
AC Motor
Drive
115V
@400Hz
2kVA 11kg
AC Motor
3
Drive
3kVA 39kg
AC Motor
Drive
4kVA 39kg
AC Motor
Figura 1.2.
Arquitectura actual del sistema de alimentación
Cada uno de los motores es accionado mediante un drive; los drives son alimentados desde la red trifásica 115V a 400Hz. En la figura 1.3 muestra como es la estructura
interna de estos drives. Los drives internamente rectifican la tensión alterna utilizando
un puente de diodos. A la salida del puente de diodo se generan 270V en continua,
llamada de ahora en adelante enlace de continua (DC-Link). En una última etapa
un inversor transforma la tención interna continua en una tensión alterna adecuada,
variable en frecuencia y amplitud que alimenta y controla los motores AC.
Además, los drives presentan filtros de entrada que permiten que el convertidor
cumpla con los estándares aeronáuticos.
Asimismo los drives contienen resistencias en el enlace de continua; estas evitan
sobre tensión en el enlace de continua cuando los motores actúan como generadores;
lo que se debe a que la energı́a regenerada no puede ser regresada a la red debido al
puente de diodos, ası́ esta energı́a es disipada mediante resistencias.
1.3.
Perfil de Carga del Sistema
La operación de reabastecimiento en vuelo dura 10 minutos desde el momento en
que la pértiga va descendiendo hasta que ambos aviones están acoplados y existe el
traspaso de combustible de un avión al otro. La figura 1.4 muestra el perfil de carga
del sistema.
1.4
13
Desarrollo de la Tesis
Figura 1.3.
Estructura interna de los Drives
Este proceso de divide en tres fases, la primera fase corresponde a la puesta en
marcha de la perdiga, es decir, el descenso controlado de esta.
La segunda fase corresponde a la operación en vuelo libre de la perdiga, es decir,
cuando la manguera telescópica que va dentro de la perdiga va descendiendo hasta
que se acopla con el avión receptor de combustible. Esta es la etapa más exigente en
términos de potencia, en esta etapa existe un pico de potencia de 34kW que dura 2
segundos; este evento corresponde a una acción de emergencia, en la que la retracción
de la manguera se realiza a la velocidad máxima. Si bien esta acción va a ser requerida
sólo casos esporádicos de emergencia, el sistema debe ser diseñado para cumplir con
este requisito a cabalidad.
La tercera fase es cuando ambos aviones están acoplados, en esta etapa existe
regeneración de energı́a; lo que se expresa como potencia negativa en el perfil de
carga. Esta regeneración se debe a que al estar ambos aviones acoplados se produce
una transferencia de energı́a mecánica en eléctrica producto de que el sistema de
realimentación frena el movimiento relativo entre ambos aviones.
El perfil de carga muestra la potencia total del sistema de reabastecimiento en vuelo, por lo que no existe información acerca de los picos de potencia o las regeneración
de energı́a de cada motor; sin embargo como se mostrará en el siguiente capı́tulo,
una de las actualizaciones del sistema consiste en la unificación eléctrica del sistema,
de esta forma con el perfil de carga mostrado en 1.4 se tiene toda la información
necesaria para el diseño del nuevo sistema.
1.4.
La tesis se desarrolla en 8 capı́tulos, detallados
Capı́tulo 1
Presenta la importancia de los sistemas de reabastecimientos en vuelo en aviones.
Además se muestra la arquitectura y convertidores utilizados para la alimentación
del sistema.
Capı́tulo 2
En el capı́tulo 2 se muestra la optimización a nivel arquitectura del sistema, para
lo cual se han estimado los pesos y volúmenes para diferentes arquitecturas de
14
Figura 1.4.
Perfil de carga del sistema de reabastecimiento de combustible en vuelo
acuerdo a las especificadores eléctricas del sistema.
1.4
15
Capı́tulo 3
Se muestra el estudio empleado para la selección de la topologı́a, el estudio
incluye estimaciones de pérdidas y peso del sistema a diferentes frecuencias de
conmutación y número de celdas en paralelo
Capı́tulo 4
En el capı́tulo 4 se analiza el rectificador tipo buck explicado su modo de funcionamiento y modulación.
Capı́tulo 5
Se muestra la optimización realizada del filtro EMI y rectificador en conjunto,
además incluye una nueva metodologı́a de diseño del filtro para la obtención de
factor de potencia unitario.
Capı́tulo 6
En este capı́tulo se expone la plataforma utilizada para la pruebas experimentales.
Capı́tulo 7
En este capı́tulo se muestran los resultados experimentales.
Capı́tulo 8
Durante el transcurso del proyecto parte del trabajo realizado ha sido publicado
en congresos internacionales.
16
Capı́tulo 2
OPTIMIZACIÓN A NIVEL DE
ARQUITECTURA DEL SISTEMA
En este capı́tulo se muestra la evolución de la optimización del sistema desde una
optimización a nivel de arquitectura.
2.1.
Arquitectura del Sistema de Alimentación Propuesta
Como se explica anteriormente, el sistema de reabastecimiento en vuelo consta de
varios motores accionados mediante drives, los cuales son alimentados directamente
desde la red. Al estar cada motor accionado por un drive diferente no se puede reutilizar la energı́a que los motores regeneran, ası́ este se debe desperdiciar en resistencias
que aumentan el peso del sistema y disminuyen.
Con el objeto de reutilizar la energı́a regenerada, se propone conectar los enlaces
de continua (270V) de todos los drives, como se muestra en la figura 2.7. De esta
manera que se obtienen dos importantes beneficios:
Cuando algún motor trabaje como generador, la energı́a regenerada puede ser
absorbida por otro motor sin provocar una sobretensión en el enlace de continua.
El rectificador sólo debe entregar la potencia media de la carga, dejando que
un dispositivo almacenador de energı́a, baterı́a y/o súper condensador absorba
la los valles de potencia negativa y entregue los picos de potencia a la carga.
Para llevar a cabo esto la arquitectura cambia someramente, los motores son accionados mediante inversores, y estos a su vez, son alimentados mediante tensión
continua. Los motores y están fı́sicamente en lugares distantes, lo que obliga a realizar una distribución eléctrica a 270Vdc. ¿Es o no posible distribuir a 270Vdc en
aplicaciones aeronáuticas?
2.1.1.
Distribución eléctrica en aplicaciones aeronáutica
La distribución eléctrica en aeronáutica se realiza principalmente en continua a
28V o en trifásica a 115V a 400Hz, sin embargo hoy en dı́a existe una fuerte tendencia en los nuevos diseños de aeronaves militares y aeronaves no tripuladas hacia
el concepto de avión más eléctrico (MEA). Por un lado esto es una consecuencia
de las sustituciones de los equipos convencionales, que dependen de la neumática,
mecánica e hidráulica, por equipos que dependen de la energı́a eléctrica. Este factor
17
18
Capı́tulo 2 – Optimización a nivel de arquitectura del sistema
Figura 2.1.
Arquitectura actual del sistema de alimentación
ha provocado aumento de los equipos, que requieren de energı́a eléctrica. Además,
estos cambios proporcionan un mejor rendimiento del sistema debido al aumento de
la fiabilidad, menor mantenimiento, la eficiencia en la conversión de la energı́a y la
eficiencia total del sistema. Por otro lado, hay un aumento del número de equipos
que dependen de la energı́a eléctrica y forman parte de los diferentes sistemas de la
aeronave (aviónica, comunicaciones, vigilancia), como por ejemplo: radares, cámaras
de infrarrojos y aparatos de radio electro-ópticos , etc [1–6].
Al incrementar la demanda de energı́a eléctrica en aviones, se ha visto en la
necesidad de elevar la tensión de distribución para disminuir el diámetro y a su
vez el peso de los cables de distribución. Por esta razón durante la última década
en aeronáutica se ha empezado a utilizar corriente continua en alta tensión a 270V
ganando cada dı́a un mayor protagonismo en la distribución eléctrica de los aviones
[4, 5].
2.2.
Estudio de Arquitecturas para el Sistema de Alimentación
Con el objeto de mejorar el sistema de alimentación actual de reabastecimiento
en vuelo, se han estudiado diversas posibles arquitecturas eléctricas con el fin de
optimizar el sistema a nivel de arquitectura en términos de volumen y peso.
Las arquitecturas seleccionadas para su análisis se muestran en las figuras 2.2 y
2.3 . Estas arquitecturas son denominadas de la siguiente manera: 1B, 1BC, 1C1,
1C2, 2B, 2BC1, 2BC2 y 2C1, donde el prefijo 1 indica que la arquitectura tiene una
configuración en cascada y el prefijo 2 indica que la arquitectura tiene una configuración en paralelo. La letra B y C indican que la arquitectura utiliza como unidad de
almacenamiento una baterı́a y/o un súper condensador respectivamente.
Para el dimensionamiento de los elementos en cada arquitectura, es decir, rectificador, convertidor DC-DC, baterı́a y súper condensador, se ha considerado el siguiente
escenario:
2.2
Estudio de Arquitecturas para el Sistema de Alimentación
Figura 2.2.
Figura 2.3.
19
Arquitecturas de alimentación en cascada
Arquitecturas de alimentación en en paralelo
La potencia media exigida en el perfil de carga mostrado en el capı́tulo anterior
(figura 1.4) será suministrada por el rectificador
Los picos y valles de potencia serán suministrados y absorbidos por la unidad
de almacenamiento de energı́a.
Para todas las arquitecturas se ha dimensionado cada elemento, y a su vez, se ha
estimado el peso y el volumen de cada uno de estos elementos de acuerdo al estado
del arte en tecnologı́as de baterı́as, súper condensadores y convertidores comerciales
en el mundo aeronáutico. La figura 2.4 muestra un resumen de los resultados de estas
estimaciones.
La diferencia entre potencia media y potencia pico en esta aplicación es enorme, la
potencia media es 7kW y el pico de potencia es 34kW, ası́ al ser el pico de potencia tan
20
Resumen de los resultados de las estimacions de peso y volumen de las
arquitecturas seleccionadas
Figura 2.4.
grande todas las arquitecturas que contienen convertidores que conectan las unidades
de almacenamiento con la carga se ven altamente perjudicadas. De esta forma las
arquitecturas más favorecidas son la 1B, 1BC y 1C2. La diferencia tanto en peso como
en volumen entre las arquitecturas convenientes y las no convenientes es inmensa, lo
que significa que sin realizar el estudio de arquitecturas se podrı́a cometer un error
y seleccionar una arquitectura varias veces más pesada que la óptima sin importar el
diseño de los convertidores, baterı́as y súper condensadores.
Las arquitecturas seleccionas (1B, 1BC y 1C2) tienen en común que son configuraciones en cascada y además sus unidades de almacenamiento de energı́a están
directamente conectadas a las cargas, siendo el tipo de unidad de almacenamiento
la única diferencia entre ellas. Entonces para saber si unidad de almacenamiento de
energı́a que mejor cumple los requisitos del sistema e una baterı́a, súper condensador
o una combinación de ambos, se han estudiado con más detalles cada uno de estas
arquitecturas.
2.3.
Unidad de Almacenamiento de Energı́a.
Para el almacenamiento de energı́a se han estudiado tres alternativas, utilizar
super-condensadores, baterı́as o una combinación de ambos. En esta sección se presentará el diseño para cada uno de estos elementos y posteriormente simulaciones que
permitan el análisis en detalle de cada arquitectura.
2.3
2.3.1.
21
Dimensionamiento de la Baterı́a
Para el diseño de la bacteria se utilizó el siguiente criterio:
La densidad de potencia de una baterı́a de ion litio es de 1kW/kg, y la densidad
de energı́a es 70Wh/kg.
El sistema es más exigente en términos de potencia que de energı́a, esto significa
que la baterı́a debe ser diseñada de acuerdo a la potencia máxima instantánea.
Suponiendo que la potencia del rectificador es 10kW, la máxima potencia demandada desde la baterı́a es 24kW. Considerando la densidad de potencia
1kW/kg, la baterı́a requerida tiene un peso de 24kg
24kg de baterı́a equivalen a 24*70Wh = 1680Wh de capacidad. La tensión en
la salida es 270V, por lo tanto la baterı́a requerida es de 6Ah a 270V.
La corriente en el pico de potencia es 100A, es decir, la descarga máxima se
realizará a 17C, lo que es aceptable para este tipo de baterı́as.
2.3.2.
Simulación de la Arquitectura propuesta con Baterı́a
Para estudiar el comportamiento de la arquitectura con baterı́a se ha simulado a
nivel de sistema la arquitectura completa, con la baterı́a diseñada y el perfil de carga,
la figura 2.5, muestra los resultados de la simulación.
En la simulación el rectificador es controlado en modo corriente y con otro lazo
externo el rectificador controla el estado de carga de la baterı́a (SOC) de forma de
mantenerlo en el 70 % de su carga máxima. La potencia máxima está limitada a
10kW, cuando la potencia de salida es mayor a 10kW, la baterı́a entrega la potencia
restante.
En el pico de potencia (34kW) La baterı́a se descarga sólo del 70 % a 69 %. Una
vez el pico de corriente ha pasado el rectificador continúa entregando 10kW hasta
llevar la baterı́a a su 70 % de su carga nominal. La caı́da de tensión es de menos
de 2V llegando la tensión a 268V lo que en la práctica es despreciable considerando
la máxima caı́da de tensión permitida es hasta 250V. Durante el resto de tiempo la
baterı́a no tiene un rol importante ya que toda la potencia requerida por la carga
en entregada por el rectificador, salvo en los transitorios y durante la regeneración
de energı́a (cerca del segundo 500). En esta etapa la energı́a regenerada es absorbida
por la baterı́a y su estado de carga comienza a aumentar sobre el 70 %. Durante este
tiempo el rectificador deja de entregar energı́a haciendo la corriente cero hasta que
toda la energı́a absorbida por la baterı́a sea devuelta hacia la carga y su SOC regrese
al 70 %. Una vez ocurra esto el rectificador vuelve a operar normalmente entregando
la potencia hacia la carga.
2.3.3.
Dimensionamiento del Súper Condensador
Para el diseño del súper condensador se utilizó el siguiente criterio:
Los súper condensadores, al contrario de las baterı́as, tienen una alta densidad
de potencia a cambio de una baja densidad de energı́a. La densidad de potencia
de un súper condensador es de 5kW/kg y una densidad de energı́a es 3Wh/kg.
22
Figura 2.5.
Simulación de la arquitectura con baterı́a como unidad almacenadora
El sistema es más exigente en términos de potencia que de energı́a, esto significa
que el súper condensador debe ser diseñado de acuerdo a la potencia máxima
instantánea.
La corriente pico es de 100A, y la tensión mı́nima de salida es de 250V, por lo
tanto el condensador requerido es:
C=
2s · 100A
= 10F
270V − 250V
Por lo tanto el súper condensador requerido es un condensador de 10F a 270V.
2.3
23
Un condensador de 10F a 270V almacena una energı́a de 0,5 · C · V 2 . De acuerdo
con la densidad de energı́a de estos componentes, el peso del super condensador
es el siguiente:
0,5 · C · V 2
0,5 · 10F · 270V 2
=
= 34kg
Densidad Energı́a
3 · 3600Ws/kg
2.3.4.
Simulación de la Arquitectura Propuesta con Súper Condensador
Para estudiar el comportamiento de la arquitectura con súper condensador se ha
simulado la arquitectura completa, con el súper condensador diseñado y el perfil de
carga, la figura 2.6 muestra los resultados de la simulación.
En esta arquitectura el sistema de control varia un poco en comparación a la
arquitectura con baterı́a. En esta arquitectura existen dos lazos de control anidados,
en un lazo interno se controla la corriente de salida del rectificador y en un lazo
externo se controla la tensión en el condensador donde su consigna es 270V.
La potencia del rectificador es limitada a 10kW al igual que en la simulación
anterior, cuando la potencia de carga es superior a 10kW, el condensador entrega la
potencia restante. Cuando esto sucede la tensión en el condensador disminuye, y por
ende en el bus de salida también disminuye. En el pico de 34kW la caı́da de tensión
llega a 250V, como se esperaba de acuerdo al diseño del súper condensador.
Cuando se acaba el pico de 34kW, el rectificador continúa entregando la máxima
potencia hasta llevar la tensión a 270V en el súper condensador; el sistema tarda 50s
en volver a recuperar la tensión a 270V.
Durante el resto del tiempo el condensador solo entrega o absorbe energı́a en los
transitorios; salvo en el momento en que la potencia de carga es negativa, en ese
momento la potencia regenerada es absorbida completamente por el condensador y
el rectificador deja de entregar energı́a. Una vez la potencia de carga vuelve a ser
positiva toda la energı́a absorbida por el súper condensador es devuelta a la carga sin
necesidad de desperdiciar esta energı́a en resistencias de sobre tensión como ocurre
los drives actuales.
2.3.5.
Dimensionamiento de Baterı́a más Súper Condensador
La idea de esta arquitectura es repartir potencia entre la baterı́a y súper condensador en el pico de potencia. Para el diseño de la baterı́a y súper condensador se
utilizó el siguiente criterio:
Una baterı́a de 2Ah puede entregar una corriente de hasta 40A. El peso de una
baterı́a de 2Ah a 270V es de 11kg
Entonces los restantes 60A deben ser entregados por el súper condensador durante 2s, donde la caı́da de voltaje no debe superar los 20V(270-250V).
C=
2s · 60A
= 6F
270V − 250V
El peso de un súper condensador de 6F a 270V es de 20kg
24
Figura 2.6. Simulación del la arquitectura utilizando un supercondensador como
unidad almacenadora
2.3
25
Simulación del la arquitectura utilizando una baterı́a y super condensador
como unidad almacenadora
Figura 2.7.
En resumen, el peso en unidades de almacenamiento para esta topologı́a e de
31kg, además de la circuiterı́a necesaria para limitar la corriente máxima de la
baterı́a.
2.3.6.
Simulación de la Arquitectura Propuesta con Baterı́a más Súper
Condensador
Al igual que para las arquitecturas anteriores se ha simulado la arquitectura con
baterı́a más súper condensador, en la figura 2.7 se muestran los resultados de la
simulación
Como se ve en la figura 2.7 en el momento del pico de 34kW, la baterı́a entrega
26
una corriente de 40A y el resto de corriente requerida por la carga es entregada por
el condensador.
Luego del pico de potencia, el sistema tarda 10s en llevar nuevamente la tensión
cerca de los 270V (269V), ası́ con una combinación de baterı́a y súper condensador
el sistema necesita 5 veces menos tiempo en volver al punto de operación que en la
arquitectura con solo súper condensadores. Esto permitirı́a un eventual segundo pico
de 34kW luego de 10s.
Durante el resto del tiempo, la baterı́a y el súper condensador se reparten la
corriente en los transitorios y la tensión del bus de salida permanece en 270V con
leves deviaciones en los transitorios.
En el momento de regeneración, la mayor parte de la energı́a regenerada es almacenada en la baterı́a, ya que su integral de corriente negativa es mayor. Esto se debe
a tiene una mayor capacidad de almacenamiento de energı́a a una misma desviación
de tensión que el súper condensador.
2.3.7.
Resumen de las Unidades de Almacenamiento
La tabla 2.1 muestra un resumen con los datos más importante de los resultados obtenidos de la estimaciones de peso y de las simulaciones de las arquitecturas
seleccionadas.
Resumen de resultados de peso de las unidades de almacenamiento de
energı́a para las tres arquitecturas estudiadas.
Storage Unit Capacity Weight Voltage Drop Over Voltage
Battery
6Ah
24kg
268V
271V
µCapacitor
3F
10 kg
205V
285V
µCapacitor
10F
34 kg
250V
271V
Batt+µCap
2Ah,6F
11+20kg
250V
275V
Tabla 2.1.
El resumen muestra un diseño con un súper condensador de 3F, el cual si bien
es por lejos el menos pesado, no es suficiente para cumplir con el lı́mite de caı́da
de tensión. Con este súper condensador el peso ganado no compensa los beneficios
de tener un bus de continua en principio interno que cumpla con los estándares
aeronáuticos, que en un futuro pueda ser utilizado en otras aplicaciones dentro del
avión.
Entre la arquitectura con baterı́a y la con súper condensador, claramente la mejor
opción es la baterı́a, ya que además de ser 10kg más liviana, tiene la ventaja que luego
del pico de potencia 34kW el estado de carga de la baterı́a cambia solo marginalmente
lo que permitirı́a otra eventual descarga de 34kW sin necesidad de esperar tiempo a
que el sistema vuelva al punto normal de trabajo, como ocurre con el súper condensador.
Entre la solución con baterı́a o con baterı́a más súper condensador, la mejor opción
sigue siendo con baterı́a por simplicidad, ya que la otra arquitectura además de tener
más elementos, se le debe incluir la electrónica para poder limitar la corriente de la
baterı́a, lo cual incrementa el peso, complejidad y pérdidas del sistema.
Capı́tulo 3
SELECCIÓN Y OPTIMIZACIÓN
DE LA TOPOLOGÍA DEL
SISTEMA
3.1.
Rectificador Activo
Hasta el momento el rectificador considerado es un puente de diodos, lo que significa que el rectificador no es controlado, es por esto que se necesita un convertidor
continua a continua que regule la potencia del rectificador, para ası́ dejar que las
unidades de almacenamiento entreguen energı́a en los picos de potencia. Adicionalmente en la entrada del rectificador puente de diodos se necesita un filtro LC que
permita tener un THD admisible en aplicaciones aeronáuticas. En [7–9] muestran
como diseñar estos filtros para tener un THD menor al 5 % que es lo que se exige
en aplicaciones aeronáuticas. Sin embargo el factor de potencia es mermado y puede
llegar a ser menor a 0.8, lo que no es admisible.
Para resolver todos estos problemas en conjunto se propone cambiar el puente de
diodos y convertidor continua a continua a un rectificador trifásico activo que, controle
la potencia de entrada y la energı́a en la unidad de almacenamiento, permita un THD
menor al 5 % y un factor de potencia superior al 95 %. Qué tipo de convertidor activo
se discutirá más adelante en la presente tesis.
3.2.
Familias de Rectificadores Activos
En la figura 3.2(b) las dos grandes familias de rectificadores activos, los reductores
(buck) y los elevadores (boost) [10, 11]. Dentro del grupo de los reductores los más
utilizados son el bidireccional de 6 switches y el unidireccional de 3 switches. Por otro
lado dentro de la familia de los elevadores los más importantes son el bidireccional
de 6 switches y el unidireccional de 3 switches o rectificador Viena. Las topologı́as de
estos rectificadores se muestran en la figura 3.1.
En esta aplicación se necesita un rectificador que convierta una tensión trifásica
de 115V eficaz fase a neutro a una frecuencia de 400Hz en una tensión continua de
270V, cabe destacar que esta relación 115V en la entrada y 270V en la salida es la
que se obtiene directamente con un rectificador puente de diodos.
Al ser los rectificadores activos elevadores o bien reductores se debe necesariamente
27
28
Capı́tulo 3 – Selección y optimización de la topologı́a del sistema
Figura 3.1.
Topologı́as de rectificadores tipo boost y tipo buck
(a) Configuración en dos etapas, (b) rectificadores trifásicos activos tipo
buck y tipo boost
Figura 3.2.
optar por una topologı́a de dos etapas 3.2(a), ya que con una red trifásica de 115V
un rectificador activo tipo elevador generará en la salida una tensión superior a 270V,
asimismo un rectificador activo tipo reductor generará una tensión de salida inferior
a 270V.
Como se muestra en la figura 3.2(a) con un rectificador tipo buck se obtiene
una tensión continua de 200V, en una segunda etapa se eleva esta tensión con un
convertidor de continua a continua a 270V. Por otro lado, con un rectificador tipo
boost se obtiene una tensión continua 400V y en una segunda etapa se baja la tención
a 270V con un convertidor reductor.
3.3
Rectificadores bidireccionales
29
Para analizar y averiguar cuál de estas configuraciones, un rectificador buck más
un DCDC boost o un rectificador boost más un DC-DC buck, es la que mejor cumple
los requisitos del sistema, se analizarán primero los rectificadores bidireccionales de
6 switches y posteriormente los unidireccionales de 3 switches .
3.3.
Rectificadores bidireccionales
Las topologı́as bidireccionales son ampliamente las más utilizadas aplicaciones
industriales, especialmente la topologı́a elevadora, ya que al ser bidireccionales pueden
trabajar como rectificador o inversor. En particular en accionamiento de maquinas
eléctricas donde las cargas actúan como motores y generadores presentan la gran
ventaja de poder regenerar energı́a hacia la red. Aplicaciones en donde se puede
encontrar este tipo topologı́as son por ejemplo montacargas, grúas, elevadores y UPS
[11–14]
Si bien en nuestra aplicación existe regeneración de energı́a, cuando ambos aviones
están acoplados, esta energı́a no se puede devolver hacia la red ya que los estándares
aeronáuticos no los permiten. Por lo tanto esta ventaja de los rectificadores bididirecciones sobre los unidirecciones no aplica en nuestra aplicación en particular.
El rectificador elevador es un convertidor fuente de tensión de dos niveles ( +V dc/2
y −V dc/2). El rectificador reductor es un convertidor fuente de corriente también de
dos niveles (+Idc y −Idc).
3.4.
Rectificadores unidireccionales
Este tipo de convertidores son utilizados en la actualidad como un reemplazo
de un rectificador de diodos convencionales para proporcionar un factor de potencia
unitario, reducción del THD en corriente alterna y una tensión continua regulada de
salida [11].
El rectificador elevador es un convertidor fuente de tensión de tres niveles (
+V dc/2, 0 y −V dc/2). El rectificador reductor es un convertidor fuente de corriente también de tres niveles (+Idc, 0 y −Idc). Al tener estos convertidores un nivel
más de tensión y corriente que sus versiones bidireccionales, sus filtros de entrada son
notoriamente más pequeños en peso y volumen.
Por lo tanto como las topologı́as unidireccionales presentan una mayor densidad de
potencia que sus versiones bidirecciones, son las más apropiadas en nuestra aplicación.
3.5.
Comparación entre las topologı́as unidireccionales con
convertidores DC-DC.
Un estudio acabado de las dos topologı́as que nos interesa incluido el convertidor
DC-DC es mostrado en las referencias [15, 16]. Para analizar y posteriormente elegir
la topologı́a nos basaremos es el estudio realizado en estos artı́culos.
La figura 3.3 muestra las topologı́as a analizar, en (a) se muestra la topologı́a
rectificador trifásico unidireccional tipo buck más un boost continua a continua, cabe
destacar que ambos convertidores comparten los inductores L0+ y L0− , estos corresponden al filtro de salida del rectificador buck y al inductor de entrada del boost.
30
(a)Topologı́a rectificador trifásico tipo buck más boost DC-DC,
(b)Topologı́a rectificador trifásico tipo boost más buck DC-DC
Figura 3.3.
En la figura 3.3(b) se muestra la topologı́a completa de rectificador unidireccional
trifásico tipo boost más un buck de dos fases continua a continua.
Para asegurar un balance entre densidad de potencia y eficiencia total del sistema
similar para ambas topologı́as se han tomado en cuenta las siguientes consideraciones
en el diseño de los convertidores:
La comparación entre ambas topologı́as se realiza en tres parámetros, eficiencia
total del sistema, peso y volumen y aspectos del sistema.
3.5.1.
Comparación en eficiencia
En la figura 3.4 se muestra la comparación de eficiencia de ambas topologı́as
a diferentes tensiones de salida. A baja tensión de salida la topologı́a boost+buck
presenta una mejor eficiencia, sin embargo a alta tensión de salida la configuración
buck+boost presenta mejor eficiencia. En nuestra aplicación la tensión de salida es
3.5
Comparación entre las topologı́as unidireccionales con convertidores DC-DC.
Figura 3.4.
31
Comparación de la eficiencia total de ambas topologı́as [15, 16]
(a) Configuración en dos etapas, (b) rectificadores trifásicos activos tipo
buck y tipo boost [15, 16]
Figura 3.5.
fija a 270V por lo que en términos de eficiencia ambas topologı́as presenta desempeños
similares.
3.5.2.
Comparación en peso y volumen.
El peso y volumen de los rectificadores corresponden principalmente a los componentes pasivos y los disipadores. Como las eficiencias de ambos sistemas son similares,
sus pérdidas también son prácticamente las mismas por consiguiente el pesos y volumen de sus disipadores son iguales.
Para resaltar las diferencias de ambas topologı́as, los disipadores no están incluidos
en comparación mostrada en la figura 3.5. La topologı́a buck+boost es más ventajosa
sobre la boost+buck debido al peso y volumen de los componentes pasivos de potencia.
Esto debido al gran número de inductores que requiere la topologı́a boost+buck donde
32
los inductores del filtro de entrada son comparables a los inductores almacenadores
de energı́a en la topologı́a buck+boost (L0+ y L0 ). Además los condensadores en el
DC-link de la topologı́a boost+buck son relativamente grande en comparación con
los condensadores del filtro de entrada de la topologı́a buck+boost.
Es importante destacar que para esta comparación el peso y volumen de los filtro
EMI no han sido incluidos, y en principio el filtro de la topologı́a boost+buck es
más pequeño que la buck+boost, sin embargo esta diferencia no es en ningún caso la
suficiente como para que se inviertan los resultados mostrados en 3.5.
3.5.3.
Aspectos del sistema.
Además de la eficiencia, peso y volumen también los sistemas han sido contrastados en términos de complejidad en cuanto al número de componentes y al control.
La tabla 3.1 resume el número de elemento que compone cada topologı́a. La
topologı́a buck+boost presenta menor número de transistores de potencia y de diodos.
En términos de complejidad en el control el rectificador tipo buck es más sencillo
gracias a que es un convertidor fuente de corriente y por ende no requiere un lazo
interno de corriente.
Otro beneficio importante de la topologı́a buck+boost es que tiene una encendido
directo sin necesidad de circuitos de precarga de los condensadores del DC-link.
En ambas topologı́as se puede limitar la corriente en caso de que exista un cortocircuito en la salida, además ambas topologı́as trabajan con factor de potencia
unitario incluso cuando la red está altamente desbalanceada.
Número de componentes necesarios para la realización de las topologı́as
buck+boost y boost+buck respectivamente.
Elemento
Buck+Boost
Boost+Buck
Transistores de Potencia
4
5
Diodos
13
20
Condensadores de almacenamiento
1
3
Inductores de almacenamiento
2
2
Sensores de Voltaje
3
4
Sensores de Corriente
1
3
Tabla 3.1.
3.5.4.
Resumen de la comparación
En términos de eficiencia ambas topologı́as tienen desempeños equivalentes. La
densidad de potencia de la topologı́a buck+boost es el doble de la topologı́a boost+buck
cuando no se incluye el filtro EMI, además la topologı́a buck+boost es menos compleja en términos del número de semiconductores y elementos pasivos, y no necesita
ningún circuito de precarga. Por todas estas razones la topologı́a más conveniente en
nuestra aplicación es el rectificador trifásico tipo buck.
3.6
Rectificador Trifásico tipo Buck de Alta Eficiencia.
3.6.
33
Rectificador Trifásico tipo Buck de Alta Eficiencia.
Hasta el momento solo se ha considerado el rectificador unidireccional tipo buck
con tres switches controlados, sin embargo existe otra versión con seis switches controlados de mayor eficiencia, la figura 3.6 muestra ambas topologı́as.
La mayor ventaja del la topologı́a con tres switches en contraste con la de seis
switches es que con un sólo switch se puede obtener corriente de entrada positiva,
negativa y cero dependiendo de la tensión de entrada del rectificador. En la versión
de seis switches, según la tensión de entrada se debe conmutar el switch de la rama
positiva o negativa lo que en principio complica un poco el control, sin embargo en
esta ultima topologı́a la corriente circula en la ida por el MOSFET y un diodo, y en
la vuelta por otro MOSFET y diodo; por otro lado, en la versión con tres MOSFETs
la corriente circula en la ida por el MOSFET y dos diodos, al igual que en el retorno
de la corriente. Por lo tanto la topologı́a de seis switches tiene menores pérdidas por
conducción lo que la hace más eficiente.
Para la optimización a nivel topologı́a se han considerado ambas topologı́as, sin
(a) Rectificador trifásico unidireccional de tres switches. (b) Rectificador
trifásico unidireccional tipo buck de alta eficiencia.
Figura 3.6.
34
embargo, en cualquier caso la topologı́a entre ambas es la más eficiente.
3.7.
Aislamiento Eléctrico.
Dentro de las especificaciones existe la necesidad de aislamiento galvánico entre la
entrada (AC) y la salida del rectificador (DC), para cumplir este requisito es necesario
introducir un transformador; este transformador puede ser situado en la entrada del
rectificador, o bien en el convertidor de continua a continua. La figura 3.7 ilustra
como serian las topologı́as con los transformadores.
Al posicionar el transformador en la entrada del rectificador 3.7(a), el transformador no sólo permite la aislación sino que también eleva tensión de entrada al
rectificador lo suficiente para prescindir el convertidor DC-DC elevador. A pesar de
la simplicidad de esta topologı́a tiene un gran inconveniente el cual es el peso y volumen del transformador ya que este es de baja frecuencia, por lo que sin mayor análisis
se desestima esta opción.
Una segunda opción es incluir el transformador en convertidor DC-DC, en la literatura existen varios tipos de convertidores con transformador como por ejemplo
el Full brigde, Half-brigde, Push-Pull, Flyback, Forward etc. De acuerdo al nivel de
potencia de la aplicación (10kW) de entre todos estos convertidores se ha decidido
utilizar el Full brigde. La topologı́a del sistema completo con el rectificador y convertidor DC-DC se muestra en la figura 3.7(b); en esta configuración el transformador es
de alta frecuencia, del orden de los cientos de kHz por lo que este es considerablemente
400Hz
EMI
Filter
Isolation
60-180kHz
EMI
Filter
Isolation
Figura 3.7. (a) Rectificador trifásico tipo buck de alta eficiencia con transformador a
400Hz. (b) Rectificador trifásico tipo buck de alta eficiencia con transformador en el
convertidor DCDC.
3.8
Topologı́a multi-celda
35
menor en peso y volumen que su equivalente de baja frecuencia.
3.8.
Incluyendo el aislamiento se abre la posibilidad dividir el convertidor de 10kW en
dos o más convertidores en paralelo, de esta forma se obtienen varios beneficios como
por ejemplo, se aumenta la fiabilidad del sistema debido a que si algún MOSFET o
diodo falla, se desactiva la correspondiente celda, el sistema entra en modo degradado,
no puede entregar la potencia nominal pero sı́ una fracción importante de ella.
Al poner rectificadores en paralelo el filtro de entrada se ve altamente beneficiado,
ya que los niveles de corriente de entrada se aumentan en dos por cada rectificador
adicional, es decir con dos rectificadores en paralelo la corriente de entrada obtenida
tiene 5 niveles y con tres en paralelo se obtienen 7 niveles de corriente. Los múltiples niveles se obtienen la entrelazar las corrientes de entradas de los convertidores
desfasando las señales portadoras en la generación de las PWM.
En la figura 3.8(a) se muestra la corriente punzante de tres niveles obtenida con
un rectificador, en 3.8(b) se muestra el espectro de esta corriente donde se puede
destacar que el primer armónico corresponde a la frecuencia de conmutación, en este
caso 60kHz, la magnitud de este armónica es 178dbµV.
En la figura 3.9(a) se muestra la corriente punzante de cinco niveles obtenida
con dos rectificador, en 3.9(b) se muestra el espectro de esta corriente donde se puede
destacar que el primer armónico corresponde a dos veces la frecuencia de conmutación
120kHz, la magnitud de este armónica continua siendo 178dbµV. Sin embargo este es
el mejor escenario en el cual ambos rectificadores se reparten exactamente la misma
cantidad de carga, lo cual puede ser muy difı́cil de lograr, para analizar un escenario más realista se ha simulado el sistema incorporado un desbalance entre ambos
rectificadores.
La figura 3.10 muestra la corriente y su espectro cuando los rectificadores están
desbalanceados, en el espectro aparece una componente en 60kHz la cual puede afectar
o no en el diseño del filtro de entrada dependiendo de la magnitud del desbalance de
carga.
36
60
40
20
0
−20
−40
−60
0
0.5
1
1.5
2
2.5
−3
x 10
180
Current spectrum
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
160
dB µ V
140
120
100
80
60
40
4
10
5
6
10
10
7
10
frequency Hz
Figura 3.8. (a)Forma de onda de la corriente conmutada de tres niveles correspondiente
a un rectificador trifásico de tres niveles.(b) Espectro de la corriente de tres niveles
conmutada.
3.8
37
60
40
20
0
−20
−40
−60
0
0.5
1
1.5
2
2.5
−3
x 10
180
Current spectrum
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
160
dB µ V
140
120
100
80
60
40
4
10
5
6
10
10
7
10
frequency Hz
(a)Forma de onda de la corriente conmutada de cinco niveles correspondiente a dos rectificadores trifásicos de tres niveles en paralelo.(b) Espectro de la
corriente de cinco niveles conmutada.
Figura 3.9.
38
60
40
20
0
−20
−40
−60
0
0.5
1
1.5
2
2.5
−3
x 10
180
Current spectrum
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
160
dB µ V
140
120
100
80
60
40
4
10
5
6
10
10
7
10
frequency Hz
(a)Forma de onda de la corriente conmutada de cinco niveles correspondiente a dos rectificadores trifásicos de tres niveles en paralelo desbalanceados.(b)
Espectro de la corriente de cinco niveles conmutada cuando los rectificadores están
desbalanceados.
Figura 3.10.
3.9
Optimización de la topologı́a en cuanto número de celdas
3.9.
39
Optimización de la topologı́a en cuanto número de celdas
Como se mencionó en la sección anterior, al dividir el convertidor en varios convertidores más pequeños trabajando en paralelo se consiguen varias ventajas, las cuales
deben ser cuantificadas para encontrar la configuración óptima.
Para llevar a cabo la cuantificación se ha estimado el filtro de entrada (EMI Filter),
rectificador (Rectifier) en dos versiones la con tres y con seis transistores (3 SW y 6
SW respectivamente), Full-Bridge en dos versiones, la alimentada en corriente (CF)
y la alimentada en tensión (VF). La tabla 3.2 un resumen de las estimaciones para
una celda, dos celda (dos convertidores en paralelo) y tres celdas (tres convertidores
en paralelo).
El rectificador de seis transistores presenta siempre una mejor eficiencia que su
versión de tres transistores.
Con una configuración con una celda los convertidores DC-DC se ven muy afectados en peso, por lo que se desestima una celda. Al pasar a dos celdas el pose de los
componentes disminuye considerablemente, de hecho el DC-DC VF disminuye en un
70 %, además las pérdidas en el rectificador de 6 SW disminuyen en un 15 %, en el
resto de los elementos las pérdidas se mantienen sin mayor variación.
Al pasar de dos a tres celdas no hay mayor variación en pérdidas y peso en todos
los componentes, salvo en el filtro ya que disminuye sus pérdidas en un 40 %, en
cuanto al número de MOSFETs y diodos en el rectificador estos disminuyen ya que
con dos celdas es necesario utilizar al menos dos MOSFTEs en paralelo para disminuir
la perdidas y evitar que la temperatura de este se eleve por sobre la establecida en
estándares aeronáuticos (lı́mite está en 112C con una temperatura ambiente de 70C).
Por lo tato la fiabilidad de la topologı́a con 3 celdas es mayor que la con dos celdas.
Además la topologı́a con 3 celdas tiene una ventaja adicional en cuanto a la fiabilidad,
si una celda falla el sistema puede seguir entregando el 66 % de la potencia nominal
con lo que se puede cubrir gran parte del perfil de carga 1.4, a diferencia de la topologı́a
de dos celdas en la sólo quedarı́a disponible el 50 % del la potencia nominal.
Por lo tanto la topologı́a escogida es una de tres celdas, con un filtro de entrada
de dos etapas, los rectificadores son tipo buck de 6 transistores y los convertidores
de continua a continua full-bridge alimentado en corriente, la figura 3.11 muestra la
topologı́a completa (sin el filtro de entrada).
40
Resumen de caracterı́sticas de la topologı́a a implementar.
Element
Type
Weight Losses MOSFETs Diodes
EMI Filter 3 Stages
4.3kg
79W
Rectifer
3 SW
1.5kg
545W
18
26
Rectifer
6 SW
1.54kg
470W
18
14
DC-DC
VF
5.3kg
241W
24
12
DC-DC
CF
5.3kg
190W
21
12
EMI Filter 3 Stages
2.5kg
65W
Rectifer
3 SW
1.0kg
557W
18
26
Rectifer
6 SW
1.0kg
404W
24
14
DC-DC
VF
1.6kg
252W
32
12
DC-DC
CF
4.1kg
185W
26
12
EMI Filter 2 Stages
2.9kg
38W
Rectifer
3 SW
1.0kg
521W
18
39
Rectifer
6 SW
1.04kg
400W
18
21
DC-DC
VF
1.4kg
256W
36
12
DC-DC
CF
2.5kg
203W
27
12
Tabla 3.2.
Cell
1 Cell
2 Cell
3 Cell
3.10.
Simulación del rectificador de tres celdas
Para la simulación del convertidor se ha utilizado el software PSIM, este es un
software de circuitos eléctricos especializado en electrónica de potencia. Las principales ventajas son su simplicidad y versatilidad. El rectificador tipo buck tiene una
modulación particular, con PSIM esta modulación se puede realizar mediante leguaje
en C, como se realiza en un procesador digital de señales, esto facilita enormemente
el traslado del código desde el simulador hacia la plataforma de pruebas.
Para la simulación se consideraron tres rectificadores, cada uno de ellos trifásicos,
en paralelo como muestra la 3.11. La figura 3.12(a) muestra la corriente en una de
los inductores de continua, en ella se ve la forma diente de sierra de la corriente y
una componente de baja frecuencia en la envolvente de la corriente. Esta componente
de baja frecuencia es generada por la tensión en el diodo de libre circulación, como
se aprecia en la figura 3.12(b) cuando el diodo no conduce el diodo debe soportar
la máxima tensión instantánea la que desde luego contiene una componente de baja
frecuencia.
La figura 3.12(c) muestra las señales de gobierno de los MOSFETs, en ella sólo
se muestran tres señales para los seis MOSFETs, esto se debe a que solo se necesitan
estas tres señales desde el DSP, con simple hardware cada una de estas señales de
transforman en dos dependiendo del signo de la tensión de cada rama. Como se puede
ver en esta figura en cada periodo de conmutación sólo dos MOSFETs conmutan, el
restante permanece encendido durante todo el periodo.
La figura 3.13(a) muestra la forma de onda la corriente de red y su correspondiente
tensión de red, como se aprecia la corriente es sinusoidal, y el factor de potencia es
prácticamente unitario. La figura 3.13(b) se muestra la corriente conmutada antes del
filtro, como se ve esta tiene 7 niveles de corriente, estos niveles son generados gracias
al entrelazado de corriente en los tres rectificadores en paralelo, cada uno de estos
3.10
41
Topologı́a complete propuesta, la cual incluye tres rectificadores trifásicos
tipo buck de seis MOSFTES más tres Full-bridge alimentados en tensión
Figura 3.11.
rectificadores tiene una corriente de tres niveles como se ve en la figura 3.13(c), en
esta figura se puede ver también el entrelazado en las corrientes al desfasar 2π/3 unas
de otras.
42
Figura 3.12. Resultados de simulación. (a) Corriente en uno de los inductores. (b)
Tensión en el diodo de libre circulación. (c) Señales de gobierno de los MOSFETs
3.10
43
Resultados de simulación. (a) Corriente y tension de linea. (b) Corriente conmutada de 7 niveles demandada por el rectificador sin filtrar. (c) Corriente
conmutada de 3 niveles en las tres celdas con entrelazado entre ellas
Figura 3.13.
44
Capı́tulo 4
ANÁLISIS DEL RECTIFICADOR
TIPO BUCK
4.1.
Rectificador trifásico tipo buck
Este rectificador fue inventado en el 2000 [17], y desde su comienzo ha sido muy
utilizando en publicaciones tanto en congresos como revistas. Entendiendo que dentro
la topologı́a seleccionada la parte más interesante es el rectificador se realizará un
análisis de esta topologı́a
4.2.
Principio de operación
4.2.1.
Suposiciones
Para el siguiente análisis se tomarán en cuenta las siguientes suposiciones
Las tensiones en los condensadores de entrada son sinusoides puras, es decir:
vR,N = V̂N cos(ωN t),
vS,N = V̂N cos(ωN t − 2π/3),
vT,N = V̂N cos(ωN t − 4π/3),
Estas tres ecuaciones pueden ser descritas en una sola ecuación vectorial
~vN = V̂n exp(jφN )
donde φN = ωN t y ωN es la frecuencia angular de la red.
La corriente en el inductor y la tensión en el condensador de salida son constantes
4.3.
Estados de Conducción.
Para el estudio de los estados de conducción, en un periodo de la frecuencia
fundamental se divide en 12 sectores los cuales son definidos de la siguiente forma:
45
46
Capı́tulo 4 – Análisis del Rectificador tipo Buck
Figura 4.1.
Topologı́as de rectificadores tipo boost y tipo buck
Sector 1 : vR > 0 > vS > vT
Sector 7 : vT > vS > 0 > vR
Sector 2 : vR > vS > 0 > vT
Sector 8 : v,T > 0 > vS > vR
Sector 3 : vS > vR > 0 > vT
Sector 9 : vT > 0 > vR > vS
Sector 4 : vS > 0 > vR > vT
Sector 10 : vT > vR > 0 > vS
Sector 5 : vS > 0 > vT > vR
Sector 11 : vR > vT > 0 > vS
Sector 6 : vS > uT > 0 > uR
Sector 12 : vR > 0 > vT > vS
Para lograr un mejor entendimiento de los sectores en la figura 4.1 se muestra
visualmente cada uno de estos sectores en fución de las tensiones de entrada.
Dada la simetrı́a del sistema se procederá al análisis exhaustivo de todos los estados de conmutación para el sector 1. Para los demás sectores el análisis es equivalente.
El siguiente análisis se analizan todos los posibles estados de conmutación del
rectificador, para la formación del espacio vectorial deseado de la corriente de entrada,
de la que se derivan finalmente los ciclos de trabajo r. Para ilustrar las relaciones
de una tensión de entrada se considera la siguiente situación vR > 0 > vS > vT
(sector 1, ver figura 4.2). Debido a la simetrı́a de las tensiones de entrada y la misma
estructura de las tres fases de las condiciones de entrada del convertidor analógico
prevalecerá para los demás sectores. Para mayor claridad, se discutirán aquı́ sólo en
el sector 1 ya que para los demás sectores las conclusiones son equivalentes
En principio, existen 23 = 8 posibles estados de conmutación, cada uno de estos
estados tiene asociado un circuito eléctrico diferente en el cual la distribución de
corrientes dependerá de la tensión de la red.
Con el estado sj = (000), es decir, todos los transistores apagados, todas las
corrientes de entrada son iguales a cero, la corriente continua circula por el diodo de
4.3
Estados de Conducción.
Figura 4.2.
tipo buck.
47
Recopilación de todos los estados de conducción posibles en el rectificador
48
libre circulación (ver la figura 4.2(a)). El vector de corriente de entrada es:
irec,(000) = 0
Además del estado irec,(000) = 0, también para los estados sj = (100) = (010) =
(001) la corriente de entrada también es cero, debido a que al estar solo un transistor
encendido, la corriente de entrada tiene camino de ida o bien de regreso pero no
ambos, por lo tanto con existe transferencia de energı́a desde la red alterna hacia
las cargas continuas. Como en el estado anterior el diodo de circulación permite la
conducción de corriente continua (ver Figura 4.2 (b) - (d)). El vector de corriente de
entrada es:
irec,(100) = irec,(010) = irec,(001) = 0
Para el resto de los estados al estar dos o los tres transistores están cerrados, si
existe un circuito eléctrico cerrado donde puede circular corriente. Cuando el interruptor de la fase R y S están encendidos sj = (110), la corriente circula por la fase R
y regresa por la fase S, debido a que VR > VS .
Con la definición del espacio vectorial
2
irec = (irec,R + ej2π/3 · irec,S + ej4π/3 · irec,T )
3
considerando que para el estado sj = (110), la corriente de entrada es irec,R = I y
irec,S = −I se obtiene el siguiente vector
2
irec,(110) = I · √ e−jπ/6
3
Análogamente, para sj = (011), es decir, con los transistores de las fases S y
T encendidos (véase la figura 4.2(f)) el espacio vectorial de corriente obtenido es el
siguiente
2
irec,(011) = I · √ j,
3
debido a la vS > vT crea un flujo de corriente de fase en fase S y T , una tensión del
circuito intermedio v = vS − cT .
Los dos últimos estados de conmutación sj = (101) = (111) generan el mismo
vector de corriente de entrada (véase la Figura 4.2(g) - (h)), esto debido a que vS > vT
pot lo tonto el diodo Ds,− queda polarizado inversamente, por lo tanto aunque incluso
el transistor de la fase S esté cerrado, no circula corriente atreves de él. El espacio
vectorial obtenido con ambos estados de conducción es el siguiente
2
irec(101) = irec(111) = I · √ ejπ/6
3
Por lo tanto, con los ocho posibles estados de conmutación se analizados se concluye que:
4.4
Modulación Vectorial
49
Figura 4.3. Representación de los vector espaciales disponibles en el sector 1 y la
formación del espacio vectorial de corriente deseado i∗rec .
Con cuatro estados de conmutación (sj = (000)(100)(010), (001)) la corriente
de entrada es cero y la corriente en el inductor de continua circula atreves del
diodo de libre circulación.
Para los otros cuatro estados de conmutación (sj = (110), (011), (101), (111))
hay un flujo de corriente entre el lado de corriente alterna y el lado corriente
continua, se suministra energı́a hacia el lado de corriente continua. Por lo tanto,
estos cuatro estados en adelante, los estados activos.
4.4.
El espacio vectorial de las tensiones de los condensadores de filtro vC , como se
mencionó antes, en una primera aproximación, el voltaje de entrada del espacio de
vector con el ángulo de fase φn = ωn ·t y una amplitud igual a la amplitud de la ÛN , la
fase de tensiones de red equivalente a vC ≈ vN (2,3). Ahora, la corriente de red deseada
en el espacio vectorial es i∗N . Si, como se mencionó anteriormente, el cambio de fase
del filtro de entrada se desprecia, entonces el componente de frecuencia fundamental
del vector de entrada actual espacio i∗rec , (1) es exactamente igual a la actual red de
espacio vectorial i∗N . El ángulo de fase actual y el φC1 cantidad, es decir, la amplitud
∗ , (1) o red de la actual fase
de la fase de entrada del rectificador de corriente de Irec
∗
fundamental IN , (1) se establecen de forma directa utilizando el vector de espacio
disponible.
50
En la figura 4.3, se muestra una representación gráfica del espacio de los estados
disponibles en el sector 1. El vector de corriente deseado se construye mediante los
vectores de corriente adyacentes, Irec(110) y el Irec,(101) = Irec,(111) . Con un tercer
vector no activo (que genere una corriente cero en la entrada) se regula la magnitud
de la corriente deseada ajustando del ı́ndice de modulación (M = 0 . . . 1). Además
de ajustar la magnitud de la corriente de entrada, el ı́ndice de modulación controla
tensión continua de salida del rectificador, en nuestra aplicación en particular al estar
conectada la salida del rectificador con un convertidor continua a continua, el ı́ndice
de modulación se dejará fijo y el control de tensión de salida se realizará con el
convertidor DC-DC.
El estado activo de conducción irec,(011) no es utilizado en el sector 1, ya que al
no ser adyacente a la corriente de referencia, no es capaz de generar el vector de
referencia.
Resumiendo los vectores a utilizar en la modulación en el sector 1 son iref,(101) ,
iref,(110) , iref,(111) . Existen en la literatura diversos métodos de modulación dependiendo el orden que se modulan estos vectores. Dependiendo de la modulación se puede
obtener menor perdidas de conmutación o menor rizado en la corriente o bien en
tensión en el inductor o condensadores respectivamente [18–20].
En este trabajo se decidió utilizar la modulación que minimiza las pérdidas por
conmutación. En la figura 4.4 se muestra los estados de conmutación, la corriente en el
inductor y tensión en el diodo de libre circulación para esta modulación en el sector 1.
Esta modulación es simétrica respecto a TP /2 donde TP es el periodo de conmutación.
Para esta modulación se inicia con los tres transistores encendidos (111), la corriente
en el inductor aumenta y la tensión en el diodo de libre circulación corresponde a la
máxima tensión instantánea entre lı́nea, en el sector 1 es vRT . Luego el transistor en la
fase T se abre, la corriente continua subiendo pero con una pendiente menor debido a
que la tensión en el diodo disminuye a la segunda tensión instantánea más alta entre
lı́neas (vRS ). Luego se abre el transistor de la fase R, de esta manera el diodo de
libre circulación comienza a conducir, su tensión se hace cero (V F ) y la corriente el
inductor disminuye. Cabe destacar que el transistor en la fase S permanece encendido
durante todo el periodo, es por esta razón que con esta modulación se minimizan las
pérdidas por conmutación
4.4
51
Figura 4.4. Representación de los vector espaciales disponibles en el sector 1 y la
formación del espacio vectorial de corriente deseado i∗rec .
52
Capı́tulo 5
NUEVAS CONSIDERACIONES
DE DISEÑO DEL FILTRO EMI DE
RECTIFICADOR TRIFÁSICO
PARA APLICACIONES
AERONÁUTICAS
Los filtros EMI corresponden a una gran parte del sistema en términos de volumen
y peso, la figura . Es evidente que en aplicaciones aeronáuticas ambas variables tienen
una gran importancia sobre todo el peso, es por esto que es necesario realizar un
proceso de optimización del filtro para minimizar el peso y volumen.
Ejemplos de rectificadores trifásicos tipo buck con sus respectivos filtros
EMI de modo diferencial [21–24]
Figura 5.1.
53
Capı́tulo 5 – Nuevas consideraciones de Diseño del Filtro EMI de Rectificador Trifásico para Aplicaciones
54
Aeronáuticas
5.1.
Filtro EMI
El filtro de entrada en un convertidor conmutado tiene tres funciones [23]:
Asegurar una forma de onda sinusoidal en las corrientes de entrada filtrando los
armónicos generados por las conmutaciones.
Disminuir la interferencia electromagnética generada hacia otros dispositivos
cercanos al convertidor.
Evitar susceptibilidad electromagnética provocada por equipos alrededor y la
de sı́ mismo.
Sobre este último punto, organizaciones internacionales han definido estándares,
los cuales han sido considerados para el diseño de los filtros de compatibilidad electromagnética (EMC) en sistemas de electrónica de potencia. Sin embargo, al insertar un
filtro de entrada, este influye en la funcionalidad, estabilidad y tamaño del sistema
completo. Por lo tanto, para el diseño del filtro se debe tomar en consideración lo
siguiente:
Cumplir con los estándares internacionales de compatibilidad electromagnética.
Limitaciones fı́sicas en tamaño versus energı́a de almacenamiento de los componentes del filtro.
Suficiente amortiguamiento pasivo para evitar oscilaciones cuando el convertidor
está operando en vacio.
Mı́nimas pérdidas en los componentes resistivos del amortiguamiento del filtro.
Obtención del mayor factor de potencia.
Evitar que la resonancia del filtro esté a un múltiplo de la frecuencia de conmutación.
Minimización de la impedancia de salida del filtro para asegurar estabilidad en
el sistema y minimizar las restricciones en el diseño de control.
Minimización del costo del filtro.
Desde luego, los requisitos son parcialmente contradictorios y, por lo tanto, no
se puede cumplir todos al mismo tiempo. Además, se debe considerar los siguientes
aspectos que dificultan el diseño del filtro
El desconocimiento de la impedancia de lı́nea desplaza la frecuencia de resonancia o introduce nuevos circuitos resonantes con bajo amortiguamiento.
Diferentes topologı́as del filtro pueden ser realizados para cumplir con los requisitos en atenuación.
Un modelo en frecuencia y en tiempo del receptor de prueba de EMC es necesario para predecir el cuasi-picos de la corriente de entrada.
Disponibilidad de valores discretos de capacitancia y de baja tolerancia complica
el procedimiento de optimización del filtro.
El filtro tiene influencia sobre la estabilidad del sistema completo.
5.2
55
Topologı́a del Convertidor
Todas estos requisitos y dificultares deben ser abordados en el diseño final de un
filtro EMI.
En el presente capı́tulo se expondrá un nuevo método para el cálculo de las capacitancias e inductancia del filtro EMI, con el objetivo de cumplir los estándares
EMI en aviónica y alcanzar un factor de potencia unitario. Además se muestra una
optimización del rectificador y el filtro EMI en conjunto para lograr un buen balance
entre pérdidas y peso del convertidor.
5.2.
Topologı́a del Convertidor
El filtro EMI es diseñado para un rectificador buck trifásico, fuente de corriente,
(figura 5.2) . Sus principales caracterı́sticas son las siguientes:
Corrientes de entrada sinusoidales
Encendido directo sin necesidad de un circuito de precarga.
Protección de sobre corriente cuando la salida es cortocircuitada.
Alta densidad de potencia.
Gracias a estas cualidades este convertidor es un gran candidato para ser implementado en aplicaciones aeronáuticas. Por lo tanto es requisito diseñar un filtro para
que el rectificador cumpla los requisitos establecidos para este tipo de aplicaciones.
Three-phase buck-type PWM Rectifier
EMC input Filter
Figura 5.2.
Topologı́a del Rectificador Buck trifásico
56
Aeronáuticas
Figura 5.3.
5.3.
lı́mites de armónicos según MIL-STD 461E, CISPR A, CISPR B
Estándar EMI en aviónica: MIL-STD 461E
El objetivo final construir un rectificador para ser utilizado que permita cumplir
con los estándares para aplicaciones aeronáuticas, para lograr este objetivo el diseño
del filtro de entrada toma gran relevancia, dado que los equipos eléctricos para aviones
tienen altos requisitos en el campo de la compatibilidad electromagnética.
Principalmente existen dos estándares que regulan el ruido diferencial de un
equipo, la CISPR y la MIL-STD. La CISPR es dirigida a equipos industriales de
uso comercial, y la MIL-STD está dirigida a equipos militares. En la figura 5.3 se
muestran los lı́mites para los armónicos de ambos estándares.
En el mundo industrial el estándar a cumplir es el CISPR, este estándar pone
lı́mites a partir de los 150Khz, por esta razón, comúnmente se utiliza una frecuencia
de conmutación bajo este rango por ejemplo 28kHz, de este modo el primer, segundo,
tercero, cuarto y quinto armónicos (140kHz) quedan fuera del rango del estándar, de
esta forma el primer armónico a considerar en el diseño del filtro es el sexto armónico
(168kHz) como se puede ver en 5.4.
Sin embargo, si el equipo está regulado bajo la MIL-STD 461E, que es el caso
para equipos en aviónica, todos los armónicos (desde los 10kHz hasta 10Mhz) quedan
dentro de rango comprendido de la MIL-STD 461E, ası́ el filtro EMI debe ser diseñado
para atenuar el primer armónico de la frecuencia de conmutación.
El estándar en aplicaciones aeronáuticas comienza en 10Khz, ¿Es posible utilizar
una frecuencia de conmutación inferior a 10kHz para que el filtro EMI se vea beneficiado?. La respuesta es no, ya que como muestra la figura 5.5 en aplicaciones industriales
la frecuencia de red es 50 o 60Hz y el estándar comienza en 150kHz (3000 veces la
frecuencia de red), considerando que la frecuencia de conmutación debe ser mucho
mayor que la de red para no generar exceso distorsión e inferior al estándar para
relajar el diseño del filtro, por lo que hay espacio suficiente para colocar la frecuencia
conmutación, por ejemplo en 28Khz (560 veces la frecuencia de red). Por otro lado
en aplicaciones aeronáuticas la frecuencia de la red es 400Hz y el estándar comienza
en 10kHz, solo 25 veces la frecuencia de red, por lo tanto no se puede seleccionar una
frecuencia mucho mayor que la de la red e inferior a la del estándar.
5.3
57
Estándar EMI en aviónica: MIL-STD 461E
Critical Harmonic
140
Current spectrum
CISPR 22 Class A
CISPR 22 Class B
120
dB µ V
100
80
60
40
20 4
10
5
10
6
frequency Hz
7
10
10
Espectro de la corriente de entrada de un rectificador trifásco tipo buck
contratado con los lı́mites de los estándares industriales
Figura 5.4.
Indsutrial Applications
Grid Frequency
Switching frequency
Standard frequency
starts here
Aircraft Applications
Grid Frequency
Standard frequency
starts here
Comparación entre frecuencia de red y frecuencia del estándar a cumplir
en aplicaciones industriales y aeronáuticas
Figura 5.5.
58
Aeronáuticas
Figura 5.6.
Espectro de la corriente en la red con el convertidor conmutando a 25kHz
La gran diferencia entre el rango de frecuencias de la MIL-STD 461E y CISPR
conlleva a diseñar el filtro con un nuevo criterio en el que se estudie cuanto es el efecto
en pérdidas y peso de la frecuencia de conmutación del filtro, para ası́ seleccionar la
que tenga un óptimo balance entre pérdidas y peso
Para esto se han estimado las pérdidas en el convertidor y peso del filtro EMI a
una serie de frecuencias de conmutación 25kHz, 40 kHz, 60kHz, 80kHz y 100 kHz
5.4.
Diseño del Filtro EMI
5.4.1.
Espectro de la corriente de entrada del rectificador
El rectificador de 10kW el cual está dividido en 3 convertidores 3.33KW, estos
convertidores son fuente de corriente de tres niveles, Para diseñar el filtro se ha simulado el rectificador utilizando el software de simulación PSIMr. Los datos obtenidos
han sido procesados en MATLABrpara obtener el espectro de la corriente de entrada en unidades de dBµV. En la figura 5.6 se muestra la respuesta en frecuencia del
voltaje en dBµV conmutando el convertidor a 60kHz.
A 60Khz el estándar indica que el armónico debe ser inferior a 86dBµV cuando la
tensión de linea es 115V. Sı́ además consideramos un margen de 6 dB, las atenuaciones
requeridas para las frecuencias de conmutación seleccionadas, se muestran en la tabla
5.1
5.4
59
Atenuación requerida para
fsw
Lı́m MIL-STD
25kHz
86µVdB
40kHz
82µVdB
60kHz
78µVdB
80kHz
76µVdB
100kHz
74µVdB
Tabla 5.1.
cumplir con el estándar aeronáutico.
Atenuación requerida
168,4 − 86 + 6 = 76,4µVdB
168,4 − 82 + 6 = 80,4µVdB
168,4 − 78 + 6 = 84,4µVdB
168,4 − 76 + 6 = 86,4µVdB
168,4 − 74 + 6 = 88,4µVdB
Respuesta en frecuencia de un filtro LC pasa bajos. Donde n es el número
de etapas del filtro
Figura 5.7.
5.4.2.
Frecuencia de corte del filtro
La figura 5.7 muestra la relación entre la frecuencia de corte del filtro, la frecuencia
de conmutación y la atenuación. La frecuencia de corte del filtro en función de la
atenuación requerida a la frecuencia de conmutación es la siguiente:
ωcutof f = √
1
2π · fs
=√
Att[dB]/(20n)
L·C
10
L·C =
1096.4[dB]/(20n)
,
(2π · fs kHz)2
(5.4.1)
(5.4.2)
Donde n es el numero de etapas del filtro. Con esta ecuación se obtiene una
relación para el producto LC, la otra ecuación que se necesita para diseñar el filtro
se obtiene de acuerdo con el factor de potencia.
5.4.3.
Consideraciones para el condensador
En [17] y [25] el condensador de entrada es diseñado para limitar la potencia
reactiva. La ecuación (5.4.3) entrega un valor máximo para el condensador C como
función de la potencia reactiva (en porcentaje de la potencia nominal PN ). Usualmente
60
Aeronáuticas
esta potencia es limitada del 5 % al 10 % de PN de forma de asegurar un alto factor
de potencia
Figura 5.8.
C≤
Filtro LC pasa bajos. Donde n es el número de etapas del filtro
(0,05..,0,1) · PN
(0,05..,0,1) · 10kW
√
=
= 4,96..,9,92µF.
2
ω · UN,l−l,rms
2π · 400Hz( 3 · 115V)2
(5.4.3)
Ası́, un buen valor para C es 4.7µF ya que es menor que 4,96µF, ecuación. (5.4.3).
Al fijar el condensador se obtiene el valor de L según la ecuación de la frecuencia de
corte (5.4.2); de esta manera L es 3.7mH utilizando un filtro de dos etapas.
La figura 5.8 muestra el circuito equivalente del sistema visto desde la red. La
expresión analı́tica de la impedancia es presentada en la ecuaciones (5.4.4) y (5.4.5).
1
ωC + 1/R
1
= ωL +
,
ωC + 1/Zeq1stg
Zeq1stg = ωL +
(5.4.4)
Zeq2stg
(5.4.5)
Donde Zeq1stg and Zeq2stg son las impedancias equivalente para un filtro de una
y dos etapas respectivamente. La resistencia correspondiente para una potencia de
salida de 3,3kW a 115V, es R = 11,9Ω.
Con este filtro, el factor de potencia a potencia nominal es sólo 0.66( cos(∠Zeq2stg )
), pero de acuerdo con ecuación 5.4.3 deberı́a ser mayor que 0.99. El factor de potencia
no corresponde con las consideraciones de diseño porque la ecuación 5.4.3 no incluye
el efecto del inductor el cual es despreciado a 50 o 60Hz. En aplicaciones aeronáuticas
la frecuencia de red es 400Hz , a esta frecuencia el efecto inductivo no puede ser
despreciado.
5.4.4.
Nuevas consideraciones para el del diseño del condensador
Para saber la influencia del filtro L-C en el factor de potencia, la parte real e
imaginaria del filtro son mostrados separadamente en las ecuación. (5.4.6) y (5.4.7),
5.4
61
R
1 + (ω · C · R)2
ωC
={Zeq1stg } = ωL − −2
.
R + ω2C 2
<{Zeq1stg } =
(5.4.6)
(5.4.7)
El factor de potencia es unitario cuando ={Zeq1stg } = 0. Con esta condición y la
ecuación de la frecuencia de corte del filro (5.4.1), el filtro queda determinado con las
siguientes ecuación (5.4.8) y (5.4.9)
C=
R
L=
q
1
2
2
ωcutof
f −ω
1
2
ωcutof
fC
.
(5.4.8)
(5.4.9)
Ası́ el factor de potencia del rectificador es unitario utilizando un filtro de una
etapa. Además si (ω · C · R)2 << 1 (esto aplica cuando el condensador el del orden de los µF), la impedancia equivalente un filtro de dos etapas es aproximadamente R (Zeq1stg ≈ R, eq. (5.4.6) entonces Zeq2stg = Zeq1stg eq. (5.4.6), por ende
={Zeq2stg } = ={Zeq1stg } = 0. Por lo tanto, independiente del número de etapas del
filtro, al diseñarlo con las ecuaciones 5.4.8) y (5.4.9), el factor de potencia es unitario
a potencia nominal. Utilizando estas ecuaciones el condensador y el inductor del filtro
queda are C = 10µF y L = 1,4mH. En comparación con el método clásico de diseño,
el método propuesto es menos voluminoso y mas liviano debido a tener menor inductancia. La figura ?? muestra el espectro de corriente utilizando el filtro diseñado. El
espectro de corriente comple con la MIL-STD-461E en todo el rango de frecuencias.
Como se mencionó en el párrafo anterior, con el método propuesto se obtiene
factor de potencia unitario sólo a potencia nominal, sin embargo, en la vecindad de
la potencia nominal el factor de potencia va a ser alto, esta vecindad está definida
por la inecuación (ω · C · R)2 << 1, es decir cuanto menor sea el valor de C mayor
será la vecindad o rango de potencia de carga donde el factor de potencia sea alto. En
la figura 5.10 se muestra como varia el factor de potencia para diferentes potencias
demandadas, a baja potencia el factor de potencia decae asintóticamente a cero, esto
se debe a que a baja carga la red ve prácticamente sólo el filtro L − C. la figura
5.10(a) tres diseños diferentes utilizando una configuración en dos etapas, uno en el
cual se obtiene factor de potencia unitario a plena carga, otro a media carga y otro
a baja carga, de estos diseños el que tiene un mayor rango de alto factor de potencia
es el diseñado a media carga, sin embargo, este diseño tiene mayor inductancia que
el a plena carga, lo que se traduce en mayor peso, y como el objetivo es optimizar en
peso, para la optimización del filtro y rectificador en conjunto se utilizaran diseños a
plena carga.
62
Aeronáuticas
Espectro de la corriente de entrada del rectificador trifásico tipo buck con
el filtro diseñado
Figura 5.9.
Frecuencia de corte para el filtro EMI en función del número de etapas y
frecuencias de conmutación
Frecuencia de corte 25kHz 40kHz 60kHz 80kHz 100kHz
Una etapa
792Hz
1.1kHz
1.2Hz
1.4kHz
1.6kHz
Dos etapas
4.5kHz 6.3kHz
8.6Hz
10.7Hz
12.6Hz
Tres etapas
7.9Hz
11.7Hz 16.4Hz 20.9Hz
25.1Hz
Cuatro etapas
10.6kHz 15.9Hz 22.7Hz 29.2Hz
35.5Hz
Cinco etapas
12.5Hz 19.1Hz 27.6Hz 35.7Hz
43.7Hz
Tabla 5.2.
5.5.
Optimización del Filtro
En [23] la frecuencia de conmutación para esta topologı́a seleccionada es 28kHz por
que hasta el quinto armónico (140kHz) está fuera del rango del estándar a cumplir
(150kHz 30MHz). Sin embargo en aplicaciones aeronáuticas este método de “ocultamiento” de armónicos no puede ser aplicado porque la MIL-STD-461E comienza
en 10kHz. La frecuencia de conmutación será determinada mediante un análisis del
trade-off del volumen/peso and pérdidas por conmutación, para esto el peso y el volumen y las perdidas serán estimadas para las frecuencias de interés. Ası́ obtener un
diseño con un buen balance entre tamaño y perdidas.
5.5.1.
Estimación de del peso y las pérdidas del filtro
En [26] se demuestra que el mı́nimo volumen para un filtro de múltiples etapas
se logra colocando todas las etapas a la misma frecuencia de corte, más aun, los
inductores y capacitores deben ser los mismos también.
La tabla 5.2 muestra las frecuencias de corte del filtro requeridas para cumplir
con MIL-STD-461E.
5.5
63
Power Factor vs Output Power for 2 stages filter @ 60kHz
Power Factor
1
0.95
P = 0.33kW
P = 1.65kW
P = 3.3kW
0.9
0.85
0.8
0
500
1000
1500
2000
Power W
2500
3000
3500
Power Factor
1
0.95
0.9
0.85
0.8
0
500
1000
1500
2000
Power W
2500
3000
3500
Power Factor
1
0.95
0.9
0.85
0.8
0
500
1000
1500
2000
Power W
2500
3000
3500
factor de potencia en función de la carga demandada con un: (a) filtro
de dos etapas, (b)filtro de tres etapas y (c) filtro de cuatro etapas
Figura 5.10.
64
Aeronáuticas
Los filtro de una a cinco etapas han sido diseñados utilizando las ecuaciones
(5.4.1), (5.4.8) y(5.4.9). Luego con los inductores y capacitores obtenidos, los pesos y
volúmenes para todos los filtro son estimados.
La figura 5.11 (a) y (b). muestra los resultados de los pesos y las pérdidas estimadas. Los filtros de una etapa son excesivamente pesados en comparación a los
demás filtros por lo que de desestiman. Los filtros de tres, cuatro y cinco etapas entregan mejoras marginales en términos de peso con respecto al filtro de dos etapas.
En cuanto a las pérdidas un filtro de dos etapas entrega mayor eficiencia que uno
con mayor número de etapas. Por lo tanto para esta aplicación el número de etapas
óptimo es dos. Para saber la frecuencia óptima es necesario observar las pérdidas en
los semiconductores.
5.5.2.
Estimación de las pérdidas en los MOSFETs
Las perdidas por conducción son estimadas utilizando los estreses de corrientes
en los semiconductores obtenidos en [25]; para las perdidas por conmutación se han
utilizado estimaciones de los tiempos de coexistencia entre de la tesión drenadorfuente y la corriente en el MOSFET [27]. Estos cálculos se ha realizado para varios
MOSFETs utilizando una base de datos de infineon. Además para estos cálculos se
ha considerado incluir MOSFETs en paralelo la estimación incluye desde uno hasta
cuatro MOSFET en paralelo para cada fase. Para todas las combinaciones posibles
entre numero de MOSFETs y frecuencia de conmutación se ha seleccionado la opción
con menor perdidas. El resumen de los resultados de las estimaciones se muestran en
la figura fig. 5.12, la figura (a) muestra las pérdidas totales en todos los MOSFETs, la
(b) muestra las pérdidas por MOSFETs y la (c) muestra la temperatura en la juntura
de cada MOSFETs considerando una temperatura ambiente de 70C.
Para un mismo número de MOSFETs en paralelo las total de perdidas incrementa
a mayor frecuencia de conmutación. A baja fecuencia (25kHz o 40kHz) al pasar de un
MOSFET a dos MOSFETs en paralelo las pérdidas disminuyen considerablemente, de
la misma forma a alta frecuencias (80kHz y 100kHz) al pasar de dos a tres MOSFETs
en paralelo disminuyen las pérdidas considerablemente.
Al incrementar el número de MOSFETs en paralelo no sólo pérdidas totales disminuyen sino que también disminuyen drásticamente las pérdidas en cada MOSFETs.
Las temperatura máxima pérmitida por los fabricantes de estos MOSFETs es 150C
pero por temas de fiabilidad la temperatura máxima en aplicaciones aeronáuticas es
un 75 % de lo estipulado por el fabricante, es decir 112C. La figura 5.12(c) muestra
ambos lı́mites de temperatura, ası́ es necesario utilizar al menos dos MOSFETs en
paralelo, o de otra forma la temperatura serı́a mayor o muy cercana a los lı́mites.
Ademas por temas de fiabilidad es mejor utilizar la menor cantidad de MOSFETs en
paralelo, por lo que dos MOSFETs en paralelo la mejor opción.
5.5.3.
Frecuencia de conmutación óptima
Desde el punto de vista del peso del filtro, la mejor configuración es con dos etapas,
por otro lado en cuanto a las pérdidas, temperaturas y fiabilidad en los MOSFETs el
óptimo es utilizar dos MOSFETs en paralelo. Considerando fijos estos dos parámetros y analizando el compromiso de diseño entre las perdidas y el peso a distintas
5.5
65
Filter Weight Estimations
3500
3000
Weight gr
2500
2000
1500
1000
500
0
Filter Losses Estimations
35
30
Single Stage
Two Stage
Three Stage
Four Stage
Five Stage
Losses W
25
20
15
10
5
0
Estimación de peso y pérdidas de filtro de uno, dos, tres, cuatro y cinco
etapas a diferentes frecuencias de conmutación
Figura 5.11.
66
Aeronáuticas
Total Losses in MOSFETs
100
80
1 MOSFET
2 MOSFETs in Parallel
4 MOSFET in Parallel
W
60
40
20
0
25kHz
40kHz
25kHz
40kHz
60kHz
80kHz
100kHz
60kHz
80kHz
100kHz
Losses in each MOSFET
30
25
W
20
15
10
5
0
Temperature in MOSFETs
C
160
140
Temperature limit according to manufacturer
120
Reability temperature limit
100
80
25kHz
40kHz
60kHz
80kHz
100kHz
Figura 5.12. estimación de peérdidas en los MOSFTES considerando una, dos, tres y
hasta cuatro MOSFETs en paralelo a diferentes frecuencias de conmutación
5.5
67
frecuencias de comutación se busta un buen balance peso-pérdidas.
A 25kHz el peso del filtro es exesivo, por lo cual se descarta esta frecuencia de conmutación. El peso a 40kHz y 60kHz es prácticamente el mismo al igual que a 80kHz
y 100kHz, considerando que las pérdidas aumentan con la frecuencia se descartan
60kHz y 100kHz. De acuerdo con las especificaciones de nuestra aplicación en particular lo que se gana en peso compensa lo que se pierde en energı́a cuando se pasa
de 40kHz a 80kHz, por lo tanto la frecuencia de conmutación óptima para nuestra
aplicacióne es 80kHz.
5.5.4.
Conclusiones
Este capı́tulo introduce nuevas consideraciones en el filtro EMI de entrada para un
a three-phase buck-type pulse-width modulation rectifier para aplicaciones aeronáuticas. En este tipo de aplicaciones los estándares EMI a cumplir son más estrictos que
los estándares industriales, sobre todo en el rango de frecuencias. En la MIL-STD461E el rango de frecuencias empieza en 10kHz, esto impide que la frecuencia de
conmutación sea puesta debajo del rango, debido a esto el filtro se debe diseñar de
manera de atenuar la frecuencia de conmutación. En aplicaciones industriales la frecuencia a atenuar es por lo general el sexto armónico de la frecuencia de conmutación.
Debido a esta restricciones es necesario diseñar un óptima frecuencia de conmutación de manera de balancear las perdidas en los semiconductores y el volumen y
peso del sistema completo. Para lograr esto se han estimado las pérdidas para varias
frecuencias de conmutación utilizando una base de dados de MOSFETs, además se
ha considerado la opción de utilizar hasta cuatro MOSFET en paralelo. Luego se han
estimado los pesos de los filtro utilizando componentes industrial para el diseño de
filtros EMI.
Con los resultados obtenidos la solución seleccionada ha sido, utilizar una frecuencia de conmutación de 80kHz utilizando dos MOSFET en paralelo.
Además se ha propuesto una nueva metodologı́a de diseño para el filtro EMI de
manera tal de obtener un factor de potencia unitario a potencia nominal.
68
Aeronáuticas
Capı́tulo 6
PLATAFORMA DE PRUEBA
Figura 6.1.
Fotogracia de la plataforma de pruebas utilizada en las pruebas experi-
mentales
Para la construcción y posterior prueba de convertidor se ha preparado una
plataforma de prueba, ver figura 6.1. Está plataforma está compuesta de:
una fuente de alimentación trifásica de tensión y frecuencia variable, la cual
pueden entregar hasta 5A RMS por fase a 400Hz,
un vatı́metro digital trifásico para la medición de potencia, factor de potencia
y harmónicos,
un par de bancos resistivos que son utilizados como cargas,
69
70
Capı́tulo 6 – Plataforma de Prueba
un PC para la programación y posterior depuración del código implementado
en el DSP,
fuentes de laboratorio DC para la alimentación de la tarjetas
y polı́metros digitales.
La primera parte del proyecto correspondió al diseño, implementación y pruebas
de rectificador trifásico con su correspondiente filtro EMI, en principio sin incluir el
convertidor DC-DC.
En el presente capı́tulo se mostrarán las tres tarjetas diseñadas para las pruebas
experimentales, dos tarjetas para el rectificdor, una de potencia y otra de señal, y
otra tarjeta para el Filtro EMI.
6.1
Tarjeta de Potencia del Rectficador
6.1.
71
La figura 6.2 muestra el esquemático del rectificador, con este esquemático se han
diseñado dos PCBs con diferentes layout para estudiar la influencia de las inductancias
parásitas en las pérdidas por conmutación.
6.1.1.
Layout de la Tarjeta de Potencia, versión 1.
El primer layout se diseño con dos MOSFETs en paralelo tratando de dejarlos lo
más cerca posible uno del otro, la inductancia parásita en el lazo MOSFET, Diodo,
Condensador es de 342nH estimado con una herramienta de análisis de elementos
finitos Q3D de ansoft.
6.1.2.
Layout de la Tarjeta de Potencia, versión 2.
Un segundo layout fue diseñado para disminuir la inductancia parásita, en este
layout se veló por dejar lo más cerca posible el grupo MOSFET, Diodo y Condensador,
asi de disminuyó a más de cuatro veces. La inductancia parásita obtenida es de 83nH
Figura 6.2.
Esquemático del Rectificador
D
C
B
A
PID1502
PIIsodriver Si1002
NC
Si8220 Isolated Driver
PIIsodriver Si1404
PIIsodriver Si1403
T1-
PIIsodriver Si1402
Vcc
6
6
6 PIR1201COR12
Gate_S1
PIIsodriver Si1206
PIR1202
7
PIIsodriver Si1207
8 Vcc_leg_S1
PIIsodriver Si1208
1
NC
PIIsodriver Si1504
GND
6
COR13 NLGate0S2
Gate_S2
PIR1302
GND
6
COR15 NLGate0T2
Gate_T2
PIR1502
2
5 GND_leg_T2
Source_T2
NLSource0T2
PIIsodriver Si1505
6
PIIsodriver Si1506
PIR1501
7
8 Vcc_leg_T2
PIIsodriver Si1507
PIIsodriver Si1508
5 GND_leg_S2
GND PIIsodriver Si1305
NLSource0S2
Source_S2
6
PIIsodriver Si1306
PIR1301
7
PIIsodriver Si1307
8 Vcc_leg_S2
PIIsodriver Si1308
5 GND_leg_R2
NLSource0R2
Source_R2
PIIsodriver Si1105
6
PIIsodriver Si1106
GND_PO
D13
STTH30R04
PID1301 COD13
PID1402 PID1302
PID1401
PIL1002
PIL1102
Inductor ETD49
100uH
PIL1101
COL11
L11
Inductor ETD49
100uH
PIL1001
COL10
L10
COIsolated
Isolated DC-DC 10DC0DC 10
15v_input
Vcc_leg_R1
PIIsolated DC0DC 1001 Vin+
Vout+ PIIsolated DC0DC 1004
Cann
ot
0v_input
GND_leg_R1
PIIsolated DC0DC 1002 VinPIIsolated DC0DC 1003
Voutopen
file
MEV1S1215SC
C:\U
COIsolated
Isolated sers\
DC-DC 11DC0DC 11
Marc
15v_input
Vcc_leg_R2
elo\D
Cann
eskto
ot
0v_input
GND_leg_R2
PIIsolated DC0DC 1102 Vin- p\dcd Vout- PIIsolated DC0DC 1103
open
csym
file
MEV1S1215SC
bol.j
C:\U
sers\
COIsolated
Isolated pg
DC-DC 12DC0DC 12
Marc
NL15v0input
15v_input
Vcc_leg_T1
elo\D Vout+ PIIsolated DC0DC 1204
Cann
eskto
ot
NL0v0input
0v_input
GND_leg_T1
PIIsolated DC0DC 1202 Vinp\dcd Vout- PIIsolated DC0DC 1203
open
csym
file
MEV1S1215SC
bol.j
C:\U
pg
Isolated sers\
DC-DC 13DC0DC 13
COIsolated
Marc
15v_input
Vcc_leg_T2
elo\D
Cann
eskto
ot
0v_input
GND_leg_T2
open
csym
file
MEV1S1215SC
bol.j
C:\U
sers\
COIsolated
Isolated pg
DC-DC 14DC0DC 14
Marc
15v_input
Vcc_leg_S1
PIIsolated DC0DC 1401 Vin+ elo\D Vout+ PIIsolated DC0DC 1404
Cann
eskto
ot
0v_input
GND_leg_S1
open
csym
file
MEV1S1215SC
bol.j
C:\U
sers\
Isolated pg
DC-DC 15DC0DC 15
COIsolated
Marc
15v_input
Vcc_leg_S2
elo\D
Cann
eskto
ot
0v_input
GND_leg_S2
open
csym
file
MEV1S1215SC
bol.j
C:\U
pg
sers\
Marc
elo\D
eskto
p\dcd
csym
bol.j
pg
COD14
D14
STTH30R04
8 Vcc_leg_R2
6
COR11 NLGate0R2
7
Gate_R2
PIR1102
PIIsodriver Si1107
PIR1101
PIIsodriver Si1108
STTH30R04
Vcc
Cannot open file
A C:\Users\Marcelo\ out
Desktop\Si8220.jp
K g
out
NC
COIsodriver
Si15
Isodriver Si15
PIIsodriver Si1502
T2+
PIIsodriver Si1501
COR14 Gate_T1 T2PIR1402
PIIsodriver Si1503
6
5 NLGND0leg0T1
GND_leg_T1
Source_T1
6
PIIsodriver Si1406
PIR1401
PIIsodriver Si1407
7
8 Vcc_leg_T1
PIIsodriver Si1408
NC
NLDrain0T2
Drain_T2
COD17
D17
Vcc
Cannot open file
Desktop\Si8220.jp
K g
out
NC
PIIsodriver Si1304
S2-
PIIsodriver Si1303
PIIsodriver Si1302
S2+
NC
COIsodriver
Si13
Isodriver Si13
PIIsodriver Si1301
PID1702
PID170
PIQ1502
PIQ1501Gate_T2
COQ15
Q15
Drain_T1 Source_T1
PIQ1503
PIQ1NLDrain0T1
20
Vcc
Cannot open file
Desktop\Si8220.jp
K g
out
NC
PIIsodriver Si1104
R2-
PIIsodriver Si1103
R2+
PIIsodriver Si1102
PIIsodriver Si1101
NLGate0T1
2
PIQ1201Gate_T1
Q12
D12
STTH30R04
Source_T1
PID1201 COD12
PID1NLSource0T1
20
PIQ1203 COQ12
NLT0after0Filter
T_after_Filter
IPW60R165CP
IPW60R165CP
COIsodriver
Si11
Isodriver Si11
STTH30R04
COR10
R10
NLGate0R1
Gate_R1
PIR1002
5 NLGND0leg0S1
GND_leg_S1
Source_S1
Vcc
Cannot open file
Desktop\Si8220.jp
K g
out
NC
COIsodriver
Isodriver Si14 Si14
PIIsodriver Si1401
T1+
NC
6
PIIsodriver Si1006
7
8 Vcc_leg_R1
PIIsodriver Si1007
PIR1001
PIIsodriver Si1008
NLS0after0Filter
S_after_Filter
PID1602
5 GND_leg_R1
NLSource0R1
Source_R1
Cannot open file
Desktop\Si8220.jp
K g
out
PIIsodriver Si1204
PIIsodriver Si1203
S1-
PIIsodriver Si1202
NC
COIsodriver
Isodriver Si12 Si12
PIIsodriver Si1201
S1+
NC
Vcc
Cannot open file
Desktop\Si8220.jp
K g
out
NC
PIIsodriver Si1004
PIIsodriver Si1003
R1-
STTH30R04
PID160
COD16
D16
PIQ1N402LDrain0S2
PIQ1401Gate_S2
COQ14
Q14
Drain_S1 Source_S2
PIQ1403
PIQ1NLDrain0S1
02
COD15
D15
PID150
NLGate0S1
PIQ1101Gate_S1
Q11
Drain_S2
IPW60R165CP
IPW60R165CP
D11
STTH30R04
Source_S1
PID1 01 COD11
PID1NLSource0S1
02
PIQ1 03 COQ11
PIQ1N302 LDrain0R2
Drain_R2
PIQ1301Gate_R2
COQ13
Q13
Drain_R1 Source_R2
PIQ130
COIsodriver
Isodriver Si10 Si10
PIIsodriver Si1001
R1+
PIQ1001Gate_R1
COQ10
Q10
PIQ1NLDrain0R1
02
NLR0after0Filter
R_after_Filter
IPW60R165CP
IPW60R165CP
COD10
D10
STTH30R04
Source_R1
PID10 1
PID10 2
PIQ10 3
1
3
PIC10 1
PIC10 2
3
PIC1902
PIC1901
PIC1502
PIC1501
PIC1 02
PIC1 01
Date:
File:
A4
Size
Title
1uF
COC19
C19
1uF
COC15
C15
1uF
NLVcc0leg0R1
Vcc_leg_R1
1uF
GND_leg_S1
COC16
C16
NLVcc0leg0S1
Vcc_leg_S1
1uF
NLGND0leg0R1
GND_leg_R1
COC12
C12
1uF
COC21
C21
1uF
COC17
C17
1uF
COC13
C13
PIC2 02
PIC2 01
PIC1802
PIC1801
PIC1402
PIC1401
NLVcc0leg0R2
Vcc_leg_R2
NLGND0leg0T2
GND_leg_T2
1uF
COC22
C22
NLVcc0leg0T2
Vcc_leg_T2
NLGND0leg0S2
GND_leg_S2
1uF
COC18
C18
NLVcc0leg0S2
Vcc_leg_S2
NLGND0leg0R2
GND_leg_R2
1uF
COC14
C14
Buck type Rectifier
PIC2102
PIC2101
PIC1702
PIC1701
PIC1302
PIC1301
4
NLR20
R2NLR20
R2+
NLR10
R1-
Revision
Header 12
PIP10012
PIP10011
PIP10010
NLT20
T2+
NLT10
T1NLT10
T1+
NLT20
PIP1008
T2PIP1009
PIP1007
PIP1006
PIP1005
NLS20
S2NLS20
S2+
NLS10
S1NLS10
S1+
NLR10
PIP1003
R1+
PIP1004
1
2
3
4
5
6
7
8
9
10
11
12
COP10
P10
PIP1002
PIP1001
4
27/07/2011
Sheet of
C:\Users\..\Esquematico Electrico Rectificador
Drawn
Celda
By: 1.SchDoc
Number
1uF
GND_leg_T1
COC20
C20
NLVcc0leg0T1
Vcc_leg_T1
PIC20 2
PIC20 1
PIC1602
PIC1601
PIC1202
PIC1201
NLvout00
vout_0
COC11
C11
Epcos Serie B329
3.3uF
COC10
C10
NLvout0270
vout_270
D
C
B
A
72
Figura 6.3.
Layout de la tarjeta de potencia versión 1. La inductancia parásita del
lazo condensador, MOSFET y Diodo es de 342nH
PAC301
COC3
COC4
PAC401
PAC302
PAC902
PACR101
PACR102
COCR1
PAC402
PAQ700
PAD102
PAQ1000
PAQ701 PAQ702 PAQ703
COQ7
PAD101
PAQ100
PAQ400
COQ1
PAD100
COD1
PAQ800
PAD202
PAQ1100
COQ8
PAD201
PAQ500
PAQ200
COQ2
PAD200
COD2
PAQ900
PAD302
PAQ1200
COQ9
PAD301
PAQ300
PAQ600
COQ3
PAD300
COD3
PAD402
COD4
PAD400
PAD401
COL2
COL1
PAL201
PAL101
PAL202
PAL102
COC2
COC1
PAVout102
COVout1
PAC201
PAC202
PAC101
PAC102
PAVout101
PAC901
PACS101
PACT101
COC9
PACS102
COCS1
PACT102
COCT1
6.1
73
Layout de la tarjeta de potencia versión 2. La inductancia parásita del
lazo condensador, MOSFET y Diodo es de 83nH
Figura 6.4.
COCT1
COCS1
COCR1
PACT102
PACS102
PACR101
PACT101
PACS101
PACR102
COD7
COD3
PAD700
PAD300
PAQ300
COD4
PAD701
PAD702
PAD402
PAD401
PAD301
PAD302
COQ3
COD2
PAD600
PAD200
PAC901
PAQ200
PAD400
PAD601
PAD602
COD6
PAD201
PAD202
COC9
COQ2
COD12
PAD500
PAD1202
PAD1201
PAD100
PAC902
PAQ100
PAD501
PAD502 COD5
PAD1200
PAD101
PAD102
COQ1
COD1
PALEM101
COLEM1
PALEM102
COL2
COL1
PAL101
PAL102
COC2
COC1
PAVout102
COVout1
PAC201
PAC202
PAC101
PAC102
PAVout101
74
6.2
Tarjeta de Control del Convertidor
6.2.
75
Tarjeta de Control del Convertidor
La tarjeta de control tiene dos objetivos principales, primero acondicionar las
señales de los sensores de tensión del convertidor y transformar los pulsos del DSP
de tensión 0 y 3.3V a pulsos de corriente de 0 y 10mA, la figura 6.5 muestra el
esquemático utilizado en esta tarjeta.
Los sensores de de tensión son de la marca LEM modelo LV25-P, entre sus caracterı́sticas se puede destacar su alta precisión, bajo desfase a 400Hz y el aislamiento
entre la tensión medida y la señal de medición. El circuito de acondicionamiento
de señal atenúa y suma offset a la señal del sensor de manera de cumplir el rango
dinámico de tensión permitida por los conversores análogos a digital del DSP (0 a
3.3V).
Para transformar los pulsos de tensión de las salidas PWM del DSP en pulsos de
corrientes se ha utilizado simples circuitos en base a espejos de corriente. Además se
incluyen diodos schottky y condensadores en la base del transistor para disminuir el
tiempo de descarga y carga de este.
D
C
B
1
NLT0after0Filter
T_after_Filter
NLS0after0Filter
S_after_Filter
NLR0after0Filter
R_after_Filter
HT-
2
DSP F28335
PIDSP F101
Med_Vst
PILEM Voltage202
PILEM Voltage202
PIC6901
COC69
C69
PIC6902
GND
-Vcc
PIC6501
PIC6502
PILEM Voltage204
GND
PIC6402
PIC8701
10uFPIC8702
500nF
D Zener 7.5V
PIR4501
PIR4502
3
COD2
D2
GND
PIC6101
PIC6102
COR9
R9
PIR801
COR8
R8 COTL1
TL1
PIC6 01
PIC6 02
PWM_T2
PWM_T1
PWM_S2
PWM_S1
PWM_R2
PWM_R1
GND
33nF
PWM_S2
PWM_S1
F104
PIDSP
PWM_T2
F107
PIDSP F106
PWM_T1
PIDSP F105
PIDSP
Cannot open file
sktop\TL084.jpg
PITL202
PITL201
GND
PWM_R2
PIDSP F103
22k
COR39
R39 COTL2
TL2
4
-Vcc
PIPITL203
C8601
COC86
C86
PIC8602 Op Amp
500nF
PWM_R1
PIDSP F102
PIR3901
500nF
PIC8202
PIC8201
GND
PITL204
PITL205
GND
PIR4301
PIR4302
GND
10k
COR43
R43
COC82
C82Med_Vst
NLMed0Vst
PITL206
VCC+15V
PIR4001
PITL200C:\Users\Marcelo\De
Vcc+ PITL207
VCC-15V
GND
PIR4402
COR44
R44150k
PIR4401
75k
Op Amp
COC80
C80
22k
GND
PIC80 2
PIC80 1
PIR802
COR40
R40
PIR3902
PIR4202
PIR4002
PIR3802
COR42
R42150k
PIR4201
500nF
VCC+15
COR38
R38
1k
D Zener 7.5V
COR45
COC66
R45
C66
150
PIR702
500nF PIC7 01
COC77
C77NLMed0Vrs
Cannot open file
PIC7 02 Med_Vrs
PIR1802
PIR1701
PIR1702
PIR902
PIR901
PITL100C:\Users\Marcelo\De
Vcc+ PITL107
COR17
R17150k
COR18
R18
75k
sktop\TL084.jpg
PITL106
PIR1901
PIR1902
PITL101
VCC+15V
10k
COR19
R19150k
PIR1801
COC61
PITL102
PITL105
C61
GND
33nF
PITL104
VCC-15V PITL103 -Vcc
GND
1k
VCC+15
COR7
R7
PID201 PID202
PPIR3801
IR3801
GND
COC87
C87
500nF
150
COD1
D1
PID101 PID102
PPIR701
IR701
COR26
R26
GND
PIR2602
PIR2601
GND
500nF
COC81
C81
500nF
COC78
C78
COC65
C65 COC83
C83
PIC8301
10uFPIC8302
PIC8102
10uF
PIC8101
PIC7801
PIC7802
ADC1 Cannot open file
C:\Users\Marcelo\Desktop\dsp.jpg
ADC2
CODSP
DSP F1 F1
PIDSP F100
Med_Vrs
LV25-P
PIR4602PILEM Voltage201
150K
PIR4601
COR46
R46
150K
PIC6401
COC64
C64
PILEM Voltage102
PILEM Voltage102
PILEM Voltage104
GND
-Vcc
+Vcc
+HT
Cannot open file
C:\Users\Marcelo\Deskto
p\LV 25-P.jpg
Med
COLEM
Voltage2
LEM Voltage2
COR41
R41
PIR4101
HT-
PIC7901
10uF PIC7902
COC79
C79
GND
+Vcc
+HT
Cannot open file
C:\Users\Marcelo\Deskto
p\LV 25-P.jpg
Med
LV25-P
150K
PIR2901
COR29
R29
150K
COR16
R16
PIR1601
COLEM
Voltage1
LEM Voltage1
GND
4
5
5
PWM_R2
NLPWM0R2
NLPWM0T1
PWM_T1
NLPWM0S1
PWM_S1
PIC6702
GND
COC84 COC67
C84
C67
200nFPIC6701 Cap sup
10uF
PIQ504
PPIIRQ4570012
GND
PIQ70E
Q7
BC547
PIQ70CCOQ7
PIQ904
PPIIRQ5910012
GND
COC88 COC72
C88
C72
10uF
PIC7202
PIQ70B
1N5711W
GND
COC76 COC59
C76
C59
10uF
PIC5902
PIQ170E
Q17
BC547
PIQ170CCOQ17
GND
PIQ170B
1N5711W
PIQ203
PIQ20
PIQ204
PIQ201
Res1
1K7
PIR3702
COR37
R37
PIR3701
6
PIQ40E
Q4
BC547
PIQ40CCOQ4
GND
PIQ40B
1N5711W
PIR2802
GND
Date:
File:
A3
Size
Title
NLGND0R2
GND_R2
NLsignal0R2
signal_R2
PN2907A
COQ2
Q2
NLGND0T1
GND_T1
NLsignal0T1
signal_T1
PN2907A
COQ9
Q9
GND
Vcc+5V
COR28
R28
Res1
C63
Schottky2
COC63 Diode
CODiode
Schottky2
PIR2801500
2.2nF
PIC6302 PIC6301
PIDiode Schottky202 PIDiode Schottky201
PIC7601
PIC7602
Res1
1K7
PIR5302
COR53
R53
PIR5301
PIQ903
PIQ902
NLGND0S1
GND_S1
NLsignal0S1
signal_S1
PN2907A
COQ5
Q5
GND
Vcc+5V
COR51
R51
Res1
COC74 Diode
CODiode
Schottky5
PIR5101500
C74
Schottky5
2.2nF
PIC7402 PIC7401
PIC8 01
PIC8 02
Res1
1K7
PIR4902
COR49
R49
PIR4901
PIR4701
PIQ503
PIQ502
Vcc+5V
COR47
R47
Res1
COC70 Diode
CODiode
Schottky3
500
C70
Schottky3
2.2nF
PIC7002 PIC7001
PIC8401
PIC8402
6
1
3
4
1
4
1
4
3
2
3
2
PIC6802
GND
10uF
COC85
COC68
C85
C68
PIQ604
PPIIRQ4680012
Cap sup
10uF
GND
PIQ80E
Q8
BC547
PIQ80CCOQ8
PIQ1604
PPIIQR1562002
GND
10uF
COC60
COC58
C60
C58
PIC5802
PIQ180E
Q18
BC547
PIQ180CCOQ18
GND
PIQ180B
1N5711W
PIQ102
PIQ10
PIR2702
COR27
R27
Res1
PIQ103
7
Vcc+5V
Res1
1K7
PIR3601
PIR3602
PIQ30E
8
Revision
NLGND0R1
GND_R1
NLsignal0R1
signal_R1
PN2907A
COQ1
Q1
NLGND0T2
GND_T2
NLsignal0T2
signal_T2
PN2907A
GND
Sheet of
Drawn By:
Q3
BC547
PIQ30CCOQ3
GND
PIQ30B
1N5711W
PIC6201
COR36
R36
2.2nF
PIC6202
NLGND0S2
GND_S2
NLsignal0S2
signal_S2
COQ16
Q16
GND
PIQ104
C62
Diode
Schottky1
COC62
CODiode
Schottky1
PIR2701500
PIC60 1
PIC60 2
Res1
1K7
PIR5402
COR54
R54
PIR5401
PIQ1603
PIQ1602
8
PN2907A
COQ6
Q6
GND
NLVcc05V
Vcc+5V
COR52
R52
GND
PIQ80B
COC89
COC73
C89
C73
PIC7302
200nFPIC7301
PIR5002
Res1
COR48
R48
Res1
COC75
CODiode
Schottky6
PIR5201500
C75
Diode
Schottky6
2.2nF
PIC7502 PIC7501
PIC8901
PIC8902
Res1
1K7
PIR5001
1N5711W
PIC7101
COR50
R50
2.2nF
PIC7102
PIQ603
PIQ602
Vcc+5V
COC71
CODiode
Schottky4
PIR4801500
C71
Diode
Schottky4
PIC8501
PIC8502
27/07/2011
C:\Users\..\Medicion_Tension.SchDoc
Number
PWM_R1
NLPWM0R1
NLPWM0T2
PWM_T2
NLPWM0S2
PWM_S2
7
1
2
3
2
4
1
4
1
4
3
2
3
2
3
Figura 6.5.
2
A
1
D
C
B
A
76
Esquemático de la tarjeta de medición de tensión de lı́nea y conversores
tensión corriente
Figura 6.6.
D
C
B
PIL902
COL9
L9
PIL502
5W COL5
L5
1
1.6mH 5W
T60405-S6123-X363
NLLine
Line TT PIL901
NLLine
Line SS PIL501
6.8W
COL3
L3 38uH
PIL301
PIL302
38uH
PIL602
PIL1201
38uH
PIC5201
GND
PIC5301
PIR102
COR1
R1
PIR501
COR5
R5
PIC50 2
B32923C3105+
COC50
C50
2W
PIC50 1 1.5uF
COC9
C9
PIR502
2
PIC302
B32923C3105+
COC3
C3
PIR101
2W
PIC502
PIC301 1.5uF
B32923C3105+
COC5
C5
2W
2W
PIC501 1.5uF
COC1
C1
PIC54DE2E3KH222
01
1.5uF
PIC902
B32923C3105+ PIC901
2W
1.5uF
2W
PIC102
B32923C3105+ PIC101
COC52
2C53
02 PIC5COC54
30C54
2 PIC5402
C52 PIC5COC53
2.2nF
PIL1202
6.8W
COL12
L12
PIL601
6.8W
COL6
L6
Magnetics 58110- Hihg Flux 60
PIL102
T60405-S6123-X363
COL1
L1 1.6mH 5W
NLLine
Line RR PIL101
2
PIC601
PIR201
PIC602
PIR202
PIL1401
PIL801
5W
5W
5W
PIL1402
PIL802
1.6mH
COL14
L14 T60405-S6123-X363
COL8
L8
B32923C3105+
1.5uF
COC6
C6
COR2
R2
PIL202
6.8W
COL4
L4 38uH
PIL401
PIL402
38uH
PIL702
PIL1301
38uH
PIL1302
6.8W
COL13
L13
PIL701
6.8W
COL7
L7
COC55
C55 PIC5 02
3
2.2nF
Esquemático del Filtro EMI de modo Diferencial
A4
Date:
File:
PIR602
27/07/2011
C:\Users\..\EMI Filter losses.SchDoc
Number
Title EMI Three Stage Filter
Size
PIR402
COR4
R4
4
NLLine
EMI filter
Line RR after EMI
filter
4
Sheet of
Drawn By:
Revision
NLLine
EMI filter
Line TT after EMI
filter
PIC402
B32923C3105+
COC4
C4
PIR301
PIR401
2W
PIC702
PIC401 1.5uF PIC802
B32923C3105+
COC7
COC8
C7
C8
2W
2W
PIC701 1.5uF
PIC801 B32923C3105+
1.5uF
NLLine
after EMI
EMI filter
Line SS after
filter
COC2
C2
COR3
R3
PIR302
COR6
R6
PIC4902
COC49
C49
2W
PIR601
B32923C3105+ PIC4901
PIC5102
1.5uF
B32923C3105+
COC51
C51
2W
PIC5101 1.5uF
1.5uF
PIC202
2W
B32923C3105+ PIC201
PIC5702
COC56
COC57
C57
PIC5701 DE2E3KH222
GND
PIC5602
DE2E3KH222PIC5 01
PIC5601
Magnetics 58110- Hihg Flux 60
1.6mH
T60405-S6123-X363
COL2
L2PIL201
3
D
C
B
A
6.3.
A
1
6.3
Filtro EMI
77
Filtro EMI
La figura 6.6 muestra el esquemático del filtro EMI de dos etapas implementado.
78
Capı́tulo 7
RESULTADOS
EXPERIMENTALES
En este capı́tulo se presentan formas de ondas experimentales obtenidas con el
plataforma y convertidor construido.
7.1.
Formas de Onda de las conmutaciones
La figura 7.1(a) muestra la corriente en los inductores de continua, la figura 7.1(b)
muestra la forma de onda de la corriente en un MOSFETs y la figura 7.1(c) muestra
la tensión en el diodo de libre circulación. Los picos de corriente y tensión en las
conmutaciones hasta el momento no han sido gran problema en cuanto a las pérdidas
y a la fiabilidad del sistema pero son un problema que debe ser resulto en el futuro.
7.2.
Rendimiento, Factor de Potencia y Distorsión Armónica
La figura 7.2(a) muestra la eficiencia del rectificador mas filtro EMI en función
de la potencia de carga, la figura 7.2(b) muestra el factor de potencia en función de
la potencia de carga y la figura 7.2(c) muestra el THD de la corriente y tensión de
red en función de la potencia de carga. Todas estas mediciones se han realizado hasta
1.5kW que es el 45 % de la carga nominal, no se han realizado mediciones a mayor
potencia debido a que la fuente de alimentación trifásica que disponemos no entrega
mas de 1.5kW a 400Hz.
7.3.
Formas de onda de Corriente y tensiones de lı́nea
La figura 7.3(a) muestra la corriente en los inductores, la figura 7.3(b) muestra la
corriente de lı́nea del rectificador y la figura 7.3(c) muestra la tensión de lı́nea de la
fuente.
La envolvente de baja frecuencia en al corriente de los inductores corresponde con
las simulaciones mostradas en el capı́tulo 4. La corriente y la tensión de lı́nea no están
en fase, esto se debe la baja potencia de carga, solo el 40 % de la tensión nominal. A
potencia nominal el desfase debe ser cero.
La corriente de lı́nea no es puramente sinusoidal, esto se debe a que la corriente de
entrada es modulada mediante la medición de la tensión de entrada, y esta al no ser
una sinodal pura la mosma modulación inyecta los armónicos. Este efecto en principio
79
80
Capı́tulo 7 – Resultados Experimentales
iba a ser atenuado con un filtro digital, sin embargo este no fue suficiente. Como parte
del trabajo futuro está la implementación de nuevas técnicas para la atenuación del
THD como por ejemplo la implementación de una PLL [28–30] o una modulación
SHE [31, 32].
81
Inductor Current A
10
8
6
4
0
10
20
30
Time µ s
40
50
60
−5
0
10
20
30
Time µ s
40
50
60
10
20
30
Time µ s
40
50
60
MOSFET Current A
20
Freewheeling Diode Voltage V
7.3
15
10
5
0
600
400
200
0
0
Figura 7.1.
Formas de onda de las conmutaciones
82
0.978
Efficiency
0.976
0.974
0.972
0.97
0.968
0.966
400
600
800
1000
Power Demand W
1200
1400
1600
600
800
1000
Power Demand W
1200
1400
1600
Power Factor
0.95
0.9
0.85
0.8
0.75
0.7
0.65
400
7
Current THD
Voltage THD
6
THD %
5
4
3
2
1
400
600
800
1000
Power Demand W
1200
1400
1600
Resultado de las mediciones de eficiencia, factor de potencia y THD del
rectificador hasta media carga
Figura 7.2.
7.3
83
DC Current A
10
8
6
4
2
0
0.5
1
1.5
Time ms
2
2.5
3
0.5
1
1.5
Time ms
2
2.5
3
0.5
1
1.5
Time ms
2
2.5
3
Line Current A
10
5
0
−5
−10
0
Line Voltage V
200
100
0
−100
−200
0
Formas de onda de la corriente en los inductores, corriente de lı́nea y
tensión de linea
Figura 7.3.
84
Capı́tulo 8
CONCLUSIONES
En la presente tesis se ha mostrado la arquitectura eléctrica actual utilizada en
el sistema de reabastecimiento de combustible en vuelo diseñado por Airbus. Luego
de un estudio de este sistema se ha desarrollado sistemáticamente un procedimiento
de optimización del sistema eléctrico para el mejoramiento de este, en términos de
desempeño, peso y volumen.
Esta optimización se ha desarrollado a varios nieves, primero a un nivel de arquitecturas, como se muestra en el capı́tulo 1 esta optimización permite seleccionar
una arquitectura que reduce enormemente tanto el peso como el volumen total del
sistema, en comparación con arquitecturas no óptimas.
La arquitectura propuesta propone la unificación de todos los motores para ser
trabajados como su fuesen sólo una carga, de esta forma el sistema se ve beneficiado en
cuanto a rendimiento ya que la energı́a regenerada puede ser reutilizada y la demanda
de potencia del sistema desde el generador, ya que esta demanda se reduce a la
potencia media del sistema, en términos numéricos la potencia demanda es reducida
de 34kW a sólo 7kW.
Para el estudio de la arquitectura propuesta se han analizados los principales
tipos de unidad de almacenamiento de energı́a, como lo son baterı́as y súper condensadores, para esto se ha simulado el sistema incluyendo modelos de baterı́as y
súper condensadores. Como resultado de este análisis, las baterı́as presentan mejores
prestaciones en peso y además permiten descargas máximas consecutivas algo que
con súper condensadores no es posible.
Para la optimización a nivel de topologı́as se han considerados varios parámetros. El rectificador unidireccional tipo buck presenta mejores caracterı́sticas que sus
homólogos elevadores ya que tienen mayor densidad de potencia, menor complejidad,
en números de componentes y control, además prescinden de circuito adicional de
precarga de condensador. Dentro de los rectificadores tipo buck existe la versión de
seis switches que presenta una mayor eficiencia, por lo cual este último es el que ha
sido seleccionado para nuestra aplicación.
Además, en la optimización a nivel de topologı́a se ha incluido la variable múltiples
celdas, es decir, repartir la potencia total del sistema en varios rectificadores trabajando en paralelo, ası́ se ve beneficiado el filtro de entrada y la fiabilidad del sistema.
La optimización el sistema se ha realizado mediante estimaciones de pérdidas y peso
para diferentes frecuencias de conmutación con el objeto de obtener un buen balance
entre pérdidas y peso. La topologı́a óptima obtenida es de tres celdas, cada una de
3300W, el rectificador trifásico tipo buck de seis switches trabajando a una frecuencia
85
86
Capı́tulo 8 – Conclusiones
de 60kHz acoplado a un convertidor Full-brigde alimentado en tensión trabajando a
una frecuencia de 180kHz y un filtro EMI de dos etapas común para las tres celdas.
Además en el presente trabajo se han desarrollado prototipos de 3.3kW para la
validación del sistema. Resultados experimentales muestran que el sistema trabaja
correctamente hasta 1.5kW. Actualmente se está trabajando para probar el rectificador a potencia nominal, sin embargo los resultados obtenidos hasta ahora muestran
un buen augurio para las pruebas posteriores debido a la alta eficiencia y baja distorsión del convertidor.
Capı́tulo 9
APÉNDICE
9.1.
Articulos Publicados en Congresos
9.1.1.
Articulo presentado en el congreso SAAEIG 2011.
87
88
Capı́tulo 9 – Apéndice
EMI Filter Design of a Three-Phase Buck-Type
PWM Rectifier for Aircraft Applications.
Marcelo Silva, Nico Hensgens, Jesús Oliver, Pedro Alou, Óscar Garcı́a, and José A Cobos
Centro de Electrónica Inductrial
Madrid, Spain
Email: [email protected]
Abstract— An EMI filter for a three-phase buck-type medium
power pulse-width modulation rectifier is designed. This filter
considers differential mode noise and complies with MIL-STD461E for the frequency range of 10kHz to 10MHz. In industrial
applications, the frequency range of the standard starts at
150kHz and the designer typically uses a switching frequency
of 28kHz because the fifth harmonic is out of the range. This
approach is not valid for aircraft applications. In order to design
the switching frequency in aircraft applications, the power losses
in the semiconductors and the weight of the reactive components
should be considered. The proposed design is based on a
harmonic analysis of the rectifier input current and an analytical
study of the input filter. The classical industrial design does
not consider the inductive effect in the filter design because the
grid frequency is 50/60Hz. However, in the aircraft applications,
the grid frequency is 400Hz and the inductance cannot be
neglected. The proposed design considers the inductance and the
capacitance effect of the filter in order to obtain unitary power
factor at full power. In the optimization process, several filters
are designed for different switching frequencies of the converter.
In addition, designs from single to five stages are considered. The
power losses of the converter plus the EMI filter are estimated
at these switching frequencies. Considering overall losses and
minimal filter volume, the optimal switching frequency is selected.
Keywords: Three Phase Rectifier, EMI Filter, High power
factor.
I. I NTRODUCTION
The input filter in a PWM rectifier system has three purposes: 1) to ensure sinusoidally shaped input currents by
filtering the switching-frequency harmonics; 2) to attenuate
the electromagnetic interference with other electronic systems;
3) to avoid susceptibility to electromagnetic emissions from
surrounding systems and itself [1], [2], [3]. While designing
an EMI filter for a power electronic system, the applicable
EMI standards need to be considered.
Typically in industrial applications, the standard to comply
with is CISPR 22 class B [4]. The frequency range considered
by this standard reaches from 150kHz to 30MHz. In [1], [5],
systems with a switching frequencies (fs ) of 28kHz and 18kHz
respectively have been designed. These fs have been chosen
because they are sufficiently higher in comparison with the
grid (50 or 60Hz). In addition, the first, second, third, fourth,
and fifth harmonic of the fs are out of the range of CISPR 22
class B; thus, the first harmonic to consider in the input filter
Figura 9.1.
120
Critical Harmonic
(168kHz)
Current spectrum at f s = 28kHz
CISPR22 Class A
100
CISPR22 Class B
80
60
40
20
0
-20
4
5
10
6
10
10
Frequency Hz
Fig. 1.
Spectrum current using 28kHz switching frequency
design is the sixth harmonic at 168kHz (when fs = 28kHz).
This can be seen in the fig 1.
This work introduces new considerations in the input filter
design for a three-phase buck-type pulse-width modulation
rectifier (fig. 2(a)) for aircraft applications. In this application
the standard to comply with is MIL-STD-461E [6]. This
standard is more restrictive than the CISPR 22, regulating
a wider range of frequencies from 10kHz to 10Mhz. Fig.
2(b) shows the limits for MIL-STD-461E, CISPR 22 class
A, and CISPR 22 class B. Due to the frequency range of the
MIL-STD-461E and the fact that switching frequencies below
10kHz would not be an optimal design, the rectifier switching
frequency must be inside of the range. Therefore, the input
filter must be designed in order to attenuate the switching
frequency.
II. D ESIGN OF THE INPUT F ILTER
A. Converter Topology
The EMC input filter is designed for a three-phase, threeswitch, current source (buck-type) PWM rectifier system,
fig 2 (a), with sinusoidal input current, direct start-up, and
overcurrent protection in case of an output short circuit. In [7]
and [8] this topology has been considered for the realization
of the input stage of high-power telecommunications rectifier
Artı́culo publicado en SAAEIG 2011. Página 1
7
10
89
180
X: 1.204e+005
Y: 168.4
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
160
140
120
100
dB µ V
9.1
80
60
40
EMC input Filter
20
0 4
10
5
6
10
10
7
10
Frequency Hz
Fig. 2.
(a) Three-phase buck-type PWM rectifier Topology and EMI input Filter, (b) Current spectrum of the rectifier at 10kW without input filter
modules. All of these benefits have prompted the authors to
introduce this rectifier in aircraft applications.
In this work, a 10kW system for an aircraft application will
be designed.
B. Cutoff frequency of the input Filter
In order to know the desired attenuation, the topology needs
to be simulated without the input filter. Fig 2 (b) shows the
measured input current spectrum. This current is measured
utilizing a line impedance stabilizing network (LISN).
With a switching frequency (fs ) of the converter at 120kHz,
the first harmonic has an amplitude of 168.4 dBµV and the
MIL-STD-461E limit is 84 dBµV. Considering a margin of
6 dB, the required attenuation is 168.4 − 84 + 6(Margin) =
96.4dBµV. The cut-off frequency as a function of attenuation
and the switching frequency is given by:
1
2π · fs
ωcutof f = √
=√
(1)
L·C
10Att[dB]/(20n)
1096.4[dB]/(20n)
,
(2)
(2π · 120kHz)2
where n is the number of the filter stages. Eq. 2 indicates
the value of the product L · C as a function of the required
attenuation at a certain frequency. To design the inductive and
capacitive values, it is necessary to take into consideration the
power factor of the rectifier.
L·C =
C. Input Capacitor Consideration in industrial application
In [7] and [9] the input capacitor is designed in order to limit
the reactive power of the rectifier. Eq. (3) gives the maximum
value for the input capacitor C as a function of the reactive
power (in percentage of the nominal power PN ). Usually this
power is limited to (5..10%) of the rated power in order to
ensure high power factor.
C≤
(0.05...0.1) · PN
= 1.67...3.04µF,
2
ω · UN,l−l,rms
Figura 9.2.
(3)
where ω is the grid frequency and UN,l−l,rms is the line to
line input voltage (RMS). In√
aircraft applications, ω = 2π ·400
rad/s and UN,l−l,rms = 115 (3)V. Thus, a good value for the
capacitor is 1µF because the capacitance is lower than 1.67µF,
eq. (3). Once the capacitance is fixed, the filter inductance
can be calculated with eq.(2); therefore, the inductor value is
452µH using a two stage filter.
Fig. 3 (a) shows the equivalent circuit for the rectifier
including the two stage filter impedance seen from the grid.
The analytical expression of the impedances are as presented
in eqs. (4) and (5)
1
ȷωC + 1/R
1
= ȷωL +
,
ȷωC + 1/Zeq1stg
Zeq1stg = ȷωL +
(4)
Zeq2stg
(5)
where Zeq1stg and Zeq2stg are the equivalent impedances for
single stage and two stage filters respectively. The resistance
corresponding the output power for 10kW at 115V is R = 4Ω.
With this filter, the power factor of the system is only 0.88 (
cos(∠Zeq2stg ) ), but according to eq. (3) should be higher than
0.99. Therefore, the power factor does not correspond with
the design considerations because eq. (3) does not include the
effect of inductor, which can be neglected for a grid frequency
of 50 or 60 Hz. However, in aircraft applications the grid is
400Hz [10]; at this frequency the effect of the inductor can
not be neglected anymore.
D. Proposed Consideration for the input capacitor
In order to know the influence of the single stage L-C filter
on the power factor, the real and the imaginary part of the
impedance needs to be considered separately according to eqs.
90
100
80
dB µ V
60
40
20
0
−20 4
10
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
5
6
10
10
7
10
frequency Hz
Fig. 3.
(a) Equivalent circuit for the rectifier including the input filter seen from the grid. (b) Current spectrum using the proposed filter.
(6) and (7),
R
ℜ{Zeq1stg } =
1 + (ω · C · R)2
ωC
.
ℑ{Zeq1stg } = ωL − −2
R + ω2 C 2
(6)
(7)
The unity power factor is obtained when ℑ{Zeq1stg } = 0.
With this condition, and the cut-off frequency being as it is
in eq. (1), the filter component is as presented in eqs. (8) and
(9)
C=
R
L=
1
√
2
2
ωcutof
f −ω
1
.
2
ωcutof
fC
(8)
(9)
Thus, the power factor of the rectifier is unity using a single
stage input filter. In addition, if (ω · C · R)2 << 1 (this applies
when the capacitance is in the order of µF), the equivalent
impedance for the single stage filter is approximately R
(Zeq1stg ≈ R). If Zeq1stg ≈ R, then Zeq2stg ≈ Zeq1stg
according to eqs. 4 and 5, and ℑ{Zeq2stg } = ℑ{Zeq1stg } = 0.
Therefore, independent of the amount of the filter stages, when
designing the filter according to eqs. (8) and (9), the power
factor at full power is unity.
Using this proposed design method, the filter capacitance
and inductance are C = 5µF and L = 84µH. In comparison
with the classical design, the proposed design is smaller due to
the inductor value. Fig. 3 (b) shows the current spectrum of the
rectifier including the designed input filter. The current spectrum complies with the MIL-STD-461E in all the frequencies
of the range.
E. Power factor depending on the power demand of the load
The Three-Phase Buck-Type PWM Rectifier is a two quadrant converter; when the input voltage is positive, the input
current is positive and when the input voltage is negative
Figura 9.3.
the input current is negative. In addition, the rectifier is
controlled in order to obtain sinusoidal wave form currents
proportional to the input voltage. For this reason, the rectifier
has a resistive behavior at low frequencies (grid frequency),
and cannot deliver or absorb reactive power. Because of this,
the power factor depends on the input filter and the power
demand of the load.
In principle, the filter was designed in order to obtain unitary
power factor at full power (10kW). The black line in fig 5 (a)
shows the behavior of the power factor in full range of the
power demand; however, from 5kW to 10kW the power factor
is relatively high (higher than 95%). On the other hand, if the
filter is designed at 5kW, the range of the high power factor
increases from 2.5kW to 10kW. This can be seen in the red line
in fig 5 (a). If the filter is designed at 1kW, the range is reduced
from 0.5kW to 2kW, showed with the blue line in fig 5(a). The
figs 5 (b) and (c) show the same curves for three and four stage
filters respectively. The high power factor range increases with
the number of stages in the filter. In low power demand, the
power factor is inevitably low because the equivalent resistance
of the rectifier is neglected in comparison with the impedance
of the input filter; thus, the system is practically reactive.
In order to have high power factor in the wide range of
the power demand, the input filter has to be designed in half
of the nominal power (in this case 5kW). However, generally
the power factor is measured at full power; therefore, in this
paper, the filter is designed in order to obtain unitary power
factor at full power.
III. A PPLICATION TO THE OPTIMIZATION OF THE INPUT
FILTER
In [1] the switching frequency for this topology is selected
at 28kHz because the fifth harmonic (140kHz) is out of
the standard range (150kHz - 30MHz). However, in aircraft
applications this method of hiding the switching frequency
harmonies below the standards frequency range can not applied because the MIL-STD-461E starting at 10kHz.
91
Filter Total Volume
Filter Total Weight
2 Stage Filter
3 Stage Filter
4 Stage Filter
5 Stage Filter
4000
2
1.5
L
3000
400
2 Stage Filter
3 Stage Filter
4 Stage Filter
5 Stage Filter
300
W
5000
gr
Total Power Losses in MOSFETs
2.5
6000
1 Mosfet
2 Mosfet in Parallel
200
1
2000
0
100
0.5
1000
50kHz
80 kHz
160 kHz
120 kHz
Switching frequency
0
200 kHz
50kHz
80 kHz
160 kHz
120 kHz
Switching frequency
200 kHz
0
50kHz
80 kHz
120 kHz
Switching frequency
160 kHz
200 kHz
Fig. 4. (a) and (b) Volume and Weigh estimation for single, two, three, four and five stage. (c) Power losses in semiconductor using single, two, three, four
MOSFETs in parallel
TABLE I
(a)
CUT- OFF FREQUENCY OF THE FILTER FOR SINGLE TO FIVE STAGES AND
Power Factor
1
DIFFERENT SWITCHING FREQUENCIES IN ORDER TO COMPLY
0.95
MIL-STD-461E.
0.9
Unirtary PF at 1kW
Unirtary PF at 5kW
Unirtary PF at 10kW
0.85
0.8
0
1000
2000
3000
4000
5000
6000
Power W
7000
8000
9000
10000
(b)
Power Factor
1
cutoff freq
Single stage
Two stages
Three stages
Four stages
Five stages
50kHz
308Hz
3.9kHz
9.2kHz
14kHz
18kHz
80kHz
392Hz
5.6kHz
13.6kHz
21.2kHz
27.6kHz
120kHz
467Hz
7.5kHz
18.9kHz
30kHz
39.6kHz
160kHz
555Hz
9.4kHz
24.2kHz
38.8kHz
51.5kHz
200kHz
618Hz
11.1kHz
29.1kHz
47.1kHz
63kHz
0.95
0.9
0.85
0.8
0
1000
2000
3000
4000
5000
6000
Power W
7000
8000
9000
10000
9000
10000
(c)
1
Power Factor
9.1
0.95
0.9
0.85
0.8
0
1000
2000
3000
4000
5000
6000
Power W
7000
8000
Fig. 5. Power factor depending to the power demand. (a) for two phase filter,
(b) for three phase filter, (a) for four phase filter.
The switching frequency will be determined by the tradeoff between volume/weight and power losses, for that the
size/weight of the filter and the losses are going to estimated
for different switching frequencies; thus, to obtain a design
with a good balance between size and losses.
A. Weight and Volume estimation of the filter
For multiple-stage LC filters the minimum volume is
achieved by using the same cut-off frequency for all stages
[11]. Table I shows the cut-off frequencies from single to
five stage filters for different switching frequencies in order
to comply with MIL-STD-461E. The cut-off frequencies for
single stage filters are close to or lower than the grid frequency,
which makes it impossible to employ a single stage filter
Figura 9.4.
solution.
Filters with two to five stages are designed using equations
(1), (8), and (9). Then, with the inductance and capacitance
values from resulting from these cut-off frequencies, the size
and weight of the different filter solutions can be estimated.
For the weight estimation, the weight of the magnetic cores
and of the wound wire are considered. The weight of the
capacitors is neglected, since it is much lower than that of
the magnetic components.
For the volume estimation, first, the total surface area is
calculated by taking the sum of the all the elements; this
number is multiplied by 1.5. Then, the volume is obtained
by multiplying the height of the highest component by the
total surface area to get the boxed volume.
The figs. 4 (a) and (b) show the estimation results. A two
stage filter is not practical because the volume and weight are
considerably bigger than for three, four, and five stage filters.
Four and five stage filters provide only minimal improvements
(if any) compared to three stage filters, and the number of
components (and parasitic couplings between components) is
much higher. Consequently, the three stage filter appears to be
the best solution.
B. Power losses estimation
The conducting losses are estimated using the current
stresses in the semiconductor [9]. The switching losses are
estimated for considered switching frequencies [12] and [13].
These calculations have been carried out using one, two,
three, and four MOSFETs in parallel in order to decrease the
92
conducing losses. For every combination of fs and the number
of MOSFET in parallel, the optimal device, with respect to the
power losses, has been selected from of a database available
components. The power losses of the best MOSFET for every
combination switching frequency vs MOSFETs in parallel are
shown in the fig. 4 (c).
For the same number of MOSFETs in parallel, the total
losses increase with the switching frequency, due to switching
losses. The total losses decrease with the number of MOSFET
in parallel; from one MOSFET to two MOSFETs in parallel
(and from two to three MOSFETs in parallel), the power
losses decrease considerably. However, to change from three
to four MOSFETs in parallel, the power losses are only
marginally decreased. In addition, the reliability decreases
with the number of MOSFETs; therefore, it is apparent that
using three MOSFETs in parallel is good option. The total
losses increase consistently with the increase of the frequency;
however, the weight does not decrease consistently. In the fig.
4 [a], the filter at 80kHz and 120kHz, as well as the filter at
160kHz and 200kHz, have practically the same weight using
a three stage filter. Therefore, 80kHz and 160kHz are better
switching frequencies because they have better ratios of weight
losses. In order to be conservative in efficiency, the switching
frequency selected is 80kHz.
IV. C ONCLUSION
rectifier for aircraft applications. For this type of applications,
the EMI standard to comply is MIL-STD-461E. This standard
is more restrictive than the CISPR 22 because of its frequency
range, and it is not recommendable to consider a switching
frequency below the standard range. The switching frequency
has an impact in the trade-off between size of the input filter
and the power losses; in order to obtain an optimum switching
frequency the volume/weight and power losses have been
estimated for a 10kW system. According to these estimations,
the best trade-off between volume/weight and power losses
is at 80kHz using three filter stages and three MOSFETs in
parallel because the reduction of the filter size from 80kHz to
120kHz is marginal in comparison with the increment of the
losses.
In addition, the classical design method for the input filter
considers only grid frequencies of 50Hz or 60Hz; however,
when the grid frequency is 400Hz, the power factor for the
system is not close to unity. This work proposes a new
consideration in the filter design in order to obtain a unitary
power factor at full power independently of the number of the
filter stages.
Currently a 10kW three-phase buck-type pulse-width modulation rectifier prototype is being built.
R EFERENCES
[1] T. Nussbaumer, M. L. Heldwein, and J. W. Kolar, “Differential mode
input filter design for a three-phase buck-type pwm rectifier based on
modeling of the emc test receiver,” vol. 53, no. 5, pp. 1649–1661, 2006.
[2] H. W. OTT, Electromagnetic Compatibility Engineering, Wiley, Ed.
Wiley, 2009.
[3] R. P. CLAYTON, Introduction to Electromagnetic compatibility, second
edition. Wiley, 2006.
[4] C.I.S.P.R.,
Comité
international
spécial
des
perturbations
radioélectriques Std.
[5] A. Stupar, T. Friedli, J. Miniboandck, M. Schweizer, and J. Kolar,
“Towards a 99% efficient three-phase buck-type pfc rectifier for 400 v
dc distribution systems,” in Applied Power Electronics Conference and
Exposition (APEC), 2011 Twenty-Sixth Annual IEEE, march 2011, pp.
505 –512.
[6] MIL-STD-461E, Requirements for the control of electromagnetic interference characteristics of subsystems and equipment Std., August 1999.
[7] M. Baumann, U. Drofenik, and J. W. Kolar, “New wide input voltage
range three-phase unity power factor rectifier formed by integration of a
three-switch buck-derived front-end and a dc/dc boost converter output
stage,” in Proc. INTELEC Telecommunications Energy Conf. Twentysecond Int, 2000, pp. 461–470.
[8] L. Malesani and P. Tenti, “Three-phase ac/dc pwm converter with
sinusoidal ac currents and minimum filter requirements,” no. 1, pp. 71–
77, 1987.
[9] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comprehensive design
of a three-phase three-switch buck-type pwm rectifier,” vol. 22, no. 2,
pp. 551–562, 2007.
[10] G. Gong, M. L. Heldwein, U. Drofenik, J. Minibock, K. Mino, and
J. W. Kolar, “Comparative evaluation of three-phase high-power-factor
ac-dc converter concepts for application in future more electric aircraft,”
vol. 52, no. 3, pp. 727–737, 2005.
[11] M. L. Heldwein and J. W. Kolar, “Design of minimum volume emc input
filters for an ultra compact three-phase pwm rectifier,” in COBEP07. The
7th Brazilian Power Electronics Conference, 2007.
[12] Z. John Shen, Y. Xiong, X. Cheng, Y. Fu, and P. Kumar, “Power
mosfet switching loss analysis: A new insight,” in Proc. 41st IAS Annual
Meeting Industry Applications Conf. Conf. Record of the 2006 IEEE,
vol. 3, 2006, pp. 1438–1442.
[13] A. K. Dr. Dušan Graovac, Marco Pürschel, MOSFET Power Losses
Calculation Using the DataSheet Parameters, INFINEON, July 2006.
ACKNOWLEDGMENT
Thank you to Airbus and INDRA for the collaboration in
this work. Thank you to Lauren Hayes for revising the English
in this paper.
Figura 9.5.
9.1
9.1.2.
Articulo presentado en el congreso ECCE 2011.
93
94
New Considerations in the Input Filter Design of a
Three-Phase Buck-Type PWM Rectifier for Aircraft
Applications.
Marcelo Silva, Nico Hensgens, Jesús Oliver, Pedro Alou, Óscar Garcı́a, and José A Cobos
Centro de Electrónica Inductrial
Madrid, Spain
Email: [email protected]
Keywords: Three Phase Rectifier, EMI Filter, High power
factor.
I. I NTRODUCTION
The input filter in a PWM rectifier system has three purposes: 1) to ensure sinusoidally shaped input currents by
filtering the switching-frequency harmonics; 2) to attenuate
the electromagnetic interference with other electronic systems;
3) to avoid susceptibility to electromagnetic emissions from
surrounding systems and itself [1], [2], [3]. While designing
an EMI filter for a power electronic system, the applicable
EMI standards need to be considered.
Typically in industrial applications, the standard to comply
with is CISPR 22 class B [4]. The frequency range considered
by this standard reaches from 150kHz to 30MHz. In [1], [5],
systems with a switching frequencies (fs ) of 28kHz and 18kHz
respectively have been designed. These fs have been chosen
because they are sufficiently higher in comparison with the
grid (50 or 60Hz). In addition, the first, second, third, fourth,
Figura 9.6.
Critical Harmonic
140
Current spectrum
CISPR 22 Class A
CISPR 22 Class B
120
100
dB µ V
Abstract— An EMI filter for a three-phase buck-type medium
power pulse-width modulation rectifier is designed. This filter
considers differential mode noise and complies with MIL-STD461E for the frequency range of 10kHz to 10MHz. In industrial
applications, the frequency range of the standard starts at
150kHz and the designer typically uses a switching frequency
of 28kHz because the fifth harmonic is out of the range. This
approach is not valid for aircraft applications. In order to design
the switching frequency in aircraft applications, the power losses
in the semiconductors and the weight of the reactive components
should be considered. The proposed design is based on a
harmonic analysis of the rectifier input current and an analytical
study of the input filter. The classical industrial design does
not consider the inductive effect in the filter design because the
grid frequency is 50/60Hz. However, in the aircraft applications,
the grid frequency is 400Hz and the inductance cannot be
neglected. The proposed design considers the inductance and the
capacitance effect of the filter in order to obtain unitary power
factor at full power. In the optimization process, several filters
are designed for different switching frequencies of the converter.
In addition, designs from single to five stages are considered. The
power losses of the converter plus the EMI filter are estimated
at these switching frequencies. Considering overall losses and
minimal filter volume, the optimal switching frequency is selected.
80
60
40
20 4
10
5
6
10
10
Fig. 1.
Spectrum current using 28kHz switching frequency
and fifth harmonic of the fs are out of the range of CISPR 22
class B; thus, the first harmonic to consider in the input filter
design is the sixth harmonic at 168kHz (when fs = 28kHz).
This can be seen in the fig 1.
rectifier (fig. 2(a)) for aircraft applications. In this application
the standard to comply with is MIL-STD-461E [6]. This
standard is more restrictive than the CISPR 22, regulating
a wider range of frequencies from 10kHz to 10Mhz. Fig.
2(b) shows the limits for MIL-STD-461E, CISPR 22 class
A, and CISPR 22 class B. Due to the frequency range of the
MIL-STD-461E and the fact that switching frequencies below
10kHz would not be an optimal design, the rectifier switching
frequency must be inside of the range. Therefore, the input
filter must be designed in order to attenuate the switching
frequency.
Artı́culo publicado en ECCE 2011. Página 1
7
10
frequency Hz
95
160
Current spectrum
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
140
120
100
dB µ V
9.1
80
60
EMC input Filter
40
20 4
10
5
6
10
7
10
10
frequency Hz
Fig. 2.
(a) Three-phase buck-type PWM rectifier Topology and EMI input Filter, (b) Current spectrum of the rectifier at 3.3kW without input filter
II. D ESIGN OF THE INPUT F ILTER
C. Input Capacitor Consideration in industrial application
A. Converter Topology
The EMC input filter is designed for a three-phase, threeswitch, current source (buck-type) PWM rectifier system,
fig 2 (a), with sinusoidal input current, direct start-up, and
overcurrent protection in case of an output short circuit. In [7]
and [8] this topology has been considered for the realization
of the input stage of high-power telecommunications rectifier
modules. All of these benefits have prompted the authors to
introduce this rectifier in aircraft applications.
In this work, a 3.3kW system for an aircraft application will
be designed.
B. Cutoff frequency of the input Filter
In order to know the desired attenuation, the topology needs
to be simulated without the input filter. Fig 2 (b) shows the
measured input current spectrum. This current is measured
utilizing a line impedance stabilizing network (LISN).
With a switching frequency (fs ) of the converter at 60kHz,
the first harmonic has an amplitude of 146 dBµV and the MILSTD-461E limit is 85 dBµV. Considering a margin of 6 dB,
the required attenuation is 146 − 85 + 5(Margin) = 66dBµV.
The cut-off frequency as a function of attenuation and the
switching frequency is given by:
ωcutof f = √
1
2π · fs
=√
L·C
10Att[dB]/(20n)
L·C =
1068[dB]/(20n)
,
(2π · 60kHz)2
(1)
(2)
where n is the number of the filter stages. Eq. 2 indicates
the value of the product L · C as a function of the required
attenuation at a certain frequency. To design the inductive and
capacitive values, it is necessary to take into consideration the
power factor of the rectifier.
Figura 9.7.
In [7] and [9] the input capacitor is designed in order to limit
the reactive power of the rectifier. Eq. (3) gives the maximum
value for the input capacitor C as a function of the reactive
power (in percentage of the nominal power PN ). Usually this
power is limited to (5..10%) of the rated power in order to
ensure high power factor.
C≤
(0.05...0.1) · PN
= 4.96...9.92µF,
2
ω · UN,l−l,rms
(3)
where ω is the grid frequency and UN,l−l,rms is the line
to line input voltage (RMS). In aircraft
√ applications, ω =
2π · 400 rad/s and UN,l−l,rms = 115 (3)V. Thus, a good
value for the capacitor is 4.7µF because the capacitance is
lower than 4.96µF, eq. (3). Once the capacitance is fixed, the
filter inductance can be calculated with eq.(2); therefore, the
inductor value is 3.7mH using a single stage filter.
Fig. 3 (a) shows the equivalent circuit for the rectifier
including the two stage filter impedance seen from the grid.
The analytical expression of the impedances are as presented
in eqs. (4) and (5)
1
ȷωC + 1/R
1
= ȷωL +
,
ȷωC + 1/Zeq1stg
Zeq1stg = ȷωL +
(4)
Zeq2stg
(5)
where Zeq1stg and Zeq2stg are the equivalent impedances for
single stage and two stage filters respectively. The resistance
corresponding the output power for 3.3kW at 115V is R =
11.9Ω.
With this filter, the power factor of the system is only 0.66 (
cos(∠Zeq2stg ) ), but according to eq. (3) should be higher than
0.99. Therefore, the power factor does not correspond with
the design considerations because eq. (3) does not include the
96
120
Current spectrum
MIL−STD−461E
CISPR 22 Class A
CISPR 22 Class B
100
80
dB µ V
60
40
20
0
−20
−40 4
10
5
Fig. 3.
6
10
MIL
CISPR 22 Cl
CISPR 22 Cl
10
7
10
frequency Hz
(a) Equivalent circuit per phase for the rectifier including the input filter seen from the grid. (b) Current spectrum using the proposed filter.
effect of inductor, which can be neglected for a grid frequency
of 50 or 60 Hz. However, in aircraft applications the grid is
400Hz [10]; at this frequency the effect of the inductor can
not be neglected anymore.
the inductor value. Fig. 3 (b) shows the current spectrum of the
rectifier including the designed input filter. The current spectrum complies with the MIL-STD-461E in all the frequencies
of the range.
D. Proposed Consideration for the input capacitor
E. Power factor depending on the power demand of the load
In order to know the influence of the single stage L-C filter
on the power factor, the real and the imaginary part of the
impedance needs to be considered separately according to eqs.
(6) and (7),
R
1 + (ω · C · R)2
ωC
ℑ{Zeq1stg } = ωL − −2
.
R + ω2 C 2
ℜ{Zeq1stg } =
(6)
(7)
The unity power factor is obtained when ℑ{Zeq1stg } = 0.
With this condition, and the cut-off frequency being as it is
in eq. (1), the filter component is as presented in eqs. (8) and
(9)
1
C= √
(8)
2
2
R ωcutof
f −ω
L=
1
.
2
ωcutof
fC
(9)
Thus, the power factor of the rectifier is unity using a single
stage input filter. In addition, if (ω · C · R)2 << 1 (this applies
when the capacitance is in the order of µF), the equivalent
impedance for the single stage filter is approximately R
(Zeq1stg ≈ R). If Zeq1stg ≈ R, then Zeq2stg ≈ Zeq1stg
according to eqs. 4 and 5, and ℑ{Zeq2stg } = ℑ{Zeq1stg } = 0.
Therefore, independent of the amount of the filter stages, when
designing the filter according to eqs. (8) and (9), the power
factor at full power is unity.
Using this proposed design method, the filter capacitance
and inductance are C = 10µF and L = 1.4mH. In comparison
with the classical design, the proposed design is smaller due to
Figura 9.8.
The Three-Phase Buck-Type PWM Rectifier is a two quadrant converter; when the input voltage is positive, the input
current is positive and when the input voltage is negative
the input current is negative. In addition, the rectifier is
controlled in order to obtain sinusoidal wave form currents
proportional to the input voltage. For this reason, the rectifier
has a resistive behavior at low frequencies (grid frequency),
and cannot deliver or absorb reactive power. Because of this,
the power factor depends on the input filter and the power
demand of the load.
In principle, the filter was designed in order to obtain unitary
power factor at full power (3.3kW). The black line in fig 4
(a) shows the behavior of the power factor in full range of the
power demand; however, from 1.65kW to 3.3kW the power
factor is relatively high (higher than 95%). On the other hand,
if the filter is designed at 1.65kW, the range of the high power
factor increases from 2.5kW to 3.3kW. This can be seen in
the red line in fig 4 (a). If the filter is designed at 330W,
the range is reduced from 165W to 670W, showed with the
blue line in fig 4(a). The figs 4 (b) and (c) show the same
curves for three and four stage filters respectively. The high
power factor range increases with the number of stages in the
filter. In low power demand, the power factor is inevitably low
because the equivalent resistance of the rectifier is neglected
in comparison with the impedance of the input filter; thus, the
system is practically reactive.
In order to have high power factor in the wide range of the
power demand, the input filter has to be designed in half of
the nominal power (in this case 1.65kW). However, generally
the power factor is measured at full power; therefore, in this
97
Filter Weight Estimations
3500
3000
0.95
P = 0.33kW
P = 1.65kW
P = 3.3kW
0.9
0.85
0.8
0
500
1000
1500
2000
Power W
2500
3000
3500
2500
Weight gr
Power Factor
1
2000
1500
1000
500
0
0.95
Filter Losses Estimations
35
0.9
30
0.85
0.8
0
1000
1500
2000
2500
3000
Power W
3500
20
15
1
10
0.95
5
0.9
0
0.85
0.8
0
Single Stage
Two Stage
Three Stage
Four Stage
Five Stage
25
500
Losses W
Power Factor
1
Power Factor
9.1
Fig. 5. Filter weight and losses estimation for single, two, three, four and
five stages.
500
1000
1500
2000
Power W
2500
3000
3500
Fig. 4. Power factor depending to the power demand. (a) for two phase filter,
(b) for three phase filter, (a) for four phase filter.
TABLE I
CUT- OFF FREQUENCY OF THE FILTER FOR SINGLE TO FIVE STAGES AND
DIFFERENT SWITCHING FREQUENCIES IN ORDER TO COMPLY
MIL-STD-461E.
paper, the filter is designed in order to obtain unitary power
factor at full power (3.3kW).
III. A PPLICATION TO THE OPTIMIZATION OF THE INPUT
FILTER
In [1] the switching frequency for this topology is selected
at 28kHz because the fifth harmonic (140kHz) is out of
the standard range (150kHz - 30MHz). However, in aircraft
applications this method of hiding the switching frequency
harmonies below the standards frequency range can not applied because the MIL-STD-461E starting at 10kHz.
The switching frequency will be determined by the tradeoff between weight and power losses, for that the weight of
the filter and the losses are going to estimated for different
switching frequencies; thus, to obtain a design with a good
balance between size and losses.
A. Weight and Losses estimation of the filter
For multiple-stage LC filters, the minimum volume is
achieved by using the same cut-off frequency for all stages
[11]. Table I shows the cut-off frequencies from single to five
stages filters for different switching frequencies in order to
comply with MIL-STD-461E.
Filters with single to five stage are designed using equations
(1), (8), and (9). Then, with the inductance and capacitance
values from resulting from these cut-off frequencies, the size
and weight of the different filter solutions can be estimated.
Figura 9.9.
cutoff freq
Single stage
Two stage
Three stage
Four stage
Five stage
25kHz
792Hz
4.5kHz
7.9kHz
10.6kHz
12.5kHz
40kHz
1.0kHz
6.3kHz
11.7kHz
15.9kHz
19.1kHz
60kHz
1.2kHz
8.6kHz
16.4kHz
22.7kHz
27.6kHz
80kHz
1.4kHz
10.7kHz
20.9kHz
29.2kHz
35.7kHz
100kHz
1.6kHz
12.6kHz
25.1kHz
35.5kHz
43.7kHz
For the weight estimation, the weight of the magnetic cores
and of the wound wire are considered. The weight of the
capacitors is neglected, since it is much lower than that of
the magnetic components.
For the losses estimation, only the winding losses are
considered. The core losses are neglected because they are
in the range of mW.
The fig. 5(a) shows the weight estimation results. A single
stage filter is not practical because the weight are considerably
bigger than two, three, four, and five stage filters. Three,
four and five stage filters provide only minimal improvements
(if any) compared to two stage filters, and the number of
components (and parasitic couplings between components) is
much higher and because of that the reliability for a two stage
filter is higher. In fig 5(b) the filter losses estimations are
shown. The two stage filters have lower losses than the rest
of filters for all frequencies. Consequently, a two stage filter
appears to be the best solution.
98
Total Losses in MOSFETs
100
80
to use two MOSFET in parallel. In addition, the reliability
decreases with the number of MOSFETs; therefore, it is
apparent that using two MOSFETs in parallel is the optimum.
1 MOSFET
4 MOSFET in Parallel
W
60
40
C. Optimum switching frequency
20
0
25kHz
40kHz
60kHz
80kHz
100kHz
80kHz
100kHz
Losses in each MOSFET
30
25
W
20
15
10
5
0
25kHz
40kHz
60kHz
Temperature in MOSFETs
C
160
140
Temperature limit according to manufacturer
120
Reability temperature limit
100
80
25kHz
40kHz
60kHz
80kHz
100kHz
Fig. 6. Power losses in MOSFETs considering since one to 4 MOSFETs
in parallel. (a) shows total losses in MOSFETs, (b) shows losses in each
MOSFETs and (c) shows the MOSFETs temperature
B. Power losses estimation
The conducting losses are estimated using the current
stresses in the semiconductor [9]. The switching losses are
estimated for considered switching frequencies [12] and [13].
These calculations have been carried out using one, two,
three, and four MOSFETs in parallel in order to decrease the
conducing losses. For every combination of fs and the number
of MOSFET in parallel, the optimal device, with respect to
the power losses, has been selected from from a database of
available components. The power losses of the best MOSFET
for every combination switching frequency vs MOSFETs in
parallel are shown in the fig. 6(a). The figs 6 (b) and (c) show
the power losses per MOSFET and the MOSFET temperature
respectively.
For the same number of MOSFETs in parallel, the total
losses increase with the switching frequency, due to switching
losses. In this case, at low switching frequency (25kHz and
40kHz) from one MOSFET to two MOSFETs in parallel, the
power losses decrease considerably. In the same way, at 80kHz
and 100kHz from two to three MOSFETs, the total losses
decrease.
When increasing the number of MOSFETs in parallel, it not
only decreases the losses, but also the losses per MOSFETs
and MOSFET temperature decrease drastically. The temperature limit according to manufacture is 150C degrees, but for
reliability considerations the temperature limit used is 75%
of the manufacture limit (red line in the fig. 6(c)). Therefore
according to the MOSFET temperature at least it is necessary
Figura 9.10.
From the point of view of the filter weight, the highest
possible switching frequency is better; however, from the point
of view of the power losses in the MOSFETs, lower switching
frequency is better. This is a typical tradeoff between efficiency
and power density.
In summary, the optimum number of stages of the input
filter number is two, and the optimum number of MOSFET in
parallel is two. For a two stages filter from 40kHz to 60kHz,
and from 80kHz and 100kHz, there is no important difference
in terms of the weight, fig 5(a); however, the losses for two
MOSFETs in parallel increase constantly with the switching
frequency, fig 6(a). Therefore, with a switching frequency of
80kHz, the best balance between losses and weight is obtained.
IV. C ONCLUSION
In aircraft applications, the EMI standard to comply is MILSTD-461E. This standard is more restrictive than the CISPR
22 because of its frequency range, and it is not recommendable
to consider a switching frequency below the standard range as
used in industrial applications.
This work introduces new considerations in the input filter design for a three-phase buck-type pulse-width modulation rectifier for aircraft applications. In this application,
the switching frequency has a major impact in the tradeoff between size of the input filter and the power losses
more than that of industrial applications because in industrial
applications, the switching frequency, the second, third, fourth
and fifth harmonics are outside of the standard frequency
range.
In addition, in aircraft applications, the classical design
method for the input filter considers only grid frequencies of
50Hz or 60Hz; however, when the grid frequency is 400Hz, the
power factor for the system is not close to unity because the
industrial approach does not considerer how the inductances
affect the system. This work proposes a new consideration in
the filter design considering effects of inductances in in order
to obtain a unitary power factor at full power, independently
of the number of the filter stages.
In order to obtain an optimum switching frequency, the
weight and power losses have been estimated for a 3.3kW
system. According to these estimations, the best trade-off
between weight and power losses is at 80kHz using a two
stage filter and two MOSFETs in parallel. As it is presented
in this paper the reduction of the filter size from 80kHz to
100kHz is marginal in comparison with the increment of the
losses. The filter weight at the optimum switching frequency
(80kHz) is a quarter of the filter weight at 25kHz, which is a
typical switching frequency in industrial applications.
9.1
R EFERENCES
[1] T. Nussbaumer, M. L. Heldwein, and J. W. Kolar, “Differential mode
input filter design for a three-phase buck-type pwm rectifier based on
modeling of the emc test receiver,” vol. 53, no. 5, pp. 1649–1661, 2006.
[2] H. W. OTT, Electromagnetic Compatibility Engineering, Wiley, Ed.
Wiley, 2009.
[3] R. P. CLAYTON, Introduction to Electromagnetic compatibility, second
edition. Wiley, 2006.
[4] C.I.S.P.R.,
Comité
international
spécial
des
perturbations
radioélectriques Std.
[5] A. Stupar, T. Friedli, J. Miniboandck, M. Schweizer, and J. Kolar,
“Towards a 99% efficient three-phase buck-type pfc rectifier for 400 v
dc distribution systems,” in Applied Power Electronics Conference and
Exposition (APEC), 2011 Twenty-Sixth Annual IEEE, march 2011, pp.
505 –512.
[6] MIL-STD-461E, Requirements for the control of electromagnetic interference characteristics of subsystems and equipment Std., August 1999.
[7] M. Baumann, U. Drofenik, and J. W. Kolar, “New wide input voltage
range three-phase unity power factor rectifier formed by integration of a
three-switch buck-derived front-end and a dc/dc boost converter output
stage,” in Proc. INTELEC Telecommunications Energy Conf. Twentysecond Int, 2000, pp. 461–470.
[8] L. Malesani and P. Tenti, “Three-phase ac/dc pwm converter with
sinusoidal ac currents and minimum filter requirements,” no. 1, pp. 71–
77, 1987.
[9] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comprehensive design
of a three-phase three-switch buck-type pwm rectifier,” vol. 22, no. 2,
pp. 551–562, 2007.
[10] G. Gong, M. L. Heldwein, U. Drofenik, J. Minibock, K. Mino, and
J. W. Kolar, “Comparative evaluation of three-phase high-power-factor
ac-dc converter concepts for application in future more electric aircraft,”
vol. 52, no. 3, pp. 727–737, 2005.
[11] M. L. Heldwein and J. W. Kolar, “Design of minimum volume emc input
filters for an ultra compact three-phase pwm rectifier,” in COBEP07. The
7th Brazilian Power Electronics Conference, 2007.
[12] Z. John Shen, Y. Xiong, X. Cheng, Y. Fu, and P. Kumar, “Power
mosfet switching loss analysis: A new insight,” in Proc. 41st IAS Annual
Meeting Industry Applications Conf. Conf. Record of the 2006 IEEE,
vol. 3, 2006, pp. 1438–1442.
[13] A. K. Dr. Dušan Graovac, Marco Pürschel, MOSFET Power Losses
Calculation Using the DataSheet Parameters, INFINEON, July 2006.
Figura 9.11.
99
100
9.2.
Códigos Fuentes del DSP
En este apartado se muestran los códigos fuentes más importantes en la programación tanto de los periféricos del convertidor como el algoritmo propiamente tal
utilizado para la generación de los pulsos de disparo de los MOSFETs a partir de la
tensión de entrada del rectificador trifásico.
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ File: Main 3.c −− File for Lab 3
∗ Devices: TMS320F2802x
∗ Author: Marcelo Silva Faundez
∗ History:
∗ 26/07/2011 − original
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
#include ”DSP2802x Device.h” // Peripheral address definitions
#include ”Lab.h”
// Main include file
//−−− Global Variables
Uint16 AdcBuf[ADC BUF LEN];
Uint16 DEBUG TOGGLE = 1;
// ADC buffer allocation
// Used for realtime mode investigation test
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ Function: main()
∗
∗ Description: Main function for C28x workshop labs
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
void main(void)
{
//−−− CPU Initialization
InitSysCtrl();
// Initialize the CPU (FILE: SysCtrl.c)
InitGpio();
// Initialize the shared GPIO pins (FILE: Gpio.c)
InitPieCtrl();
// Initialize and enable the PIE (FILE: PieCtrl.c)
InitWatchdog();
// Initialize the Watchdog Timer (FILE: WatchDog.c)
//−−− Peripheral Initialization
InitAdc();
// Initialize the ADC (FILE: Adc.c)
InitEPwm();
// Initialize the EPwm (FILE: EPwm.c)
//−−− Enable global interrupts
asm(” CLRC INTM, DBGM”);
// Enable global interrupts and realtime debug
//−−− Main Loop
while(1)
// endless loop − wait for an interrupt
{
asm(” NOP”);
}
} //end of main()
/∗∗∗ end of file ∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ File: Adc.c −− File for Lab 3 and 4 (not used in Lab 2)
9.2
101
∗ History:
∗ 26/07/2011 − original
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
#include ”Lab.h” // Main include file
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ Function: InitAdc()
∗
∗ Description: Initializes the ADC on the F2802x
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
void InitAdc(void)
{
asm(” EALLOW”);
// Enable EALLOW protected register access
//−−− Reset the ADC module
// Note: The ADC is already reset after a DSP reset, but this example is just showing
// good coding practice to reset the peripheral before configuring it as you never
// know why the DSP has started the code over again from the beginning).
AdcRegs.ADCCTL1.bit.RESET = 1; // Reset the ADC
// Must wait 2 ADCCLK periods for the reset to take effect.
// Note that ADCCLK = SYSCLKOUT for F2802x/F2803x devices.
asm(” NOP”);
asm(” NOP”);
//−−− Power−up and configure the ADC
AdcRegs.ADCCTL1.all = 0x00E4; // Power−up reference and main ADC
// bit 15 0: RESET, ADC software reset, 0=no effect, 1=resets the ADC
// bit 14 0: ADCENABLE, ADC enable, 0=disabled, 1=enabled
// bit 13 0: ADCBSY, ADC busy, read−only
// bit 12−8 0’s: ADCBSYCHN, ADC busy channel, read−only
// bit 7 1: ADCPWDN, ADC power down, 0=powered down, 1=powered up
// bit 6 1: ADCBGPWD, ADC bandgap power down, 0=powered down, 1=powered up
// bit 5 1: ADCREFPWD, ADC reference power down, 0=powered down, 1=powered up
// bit 4 0: reserved
// bit 3 0: ADCREFSEL, ADC reference select, 0=internal, 1=external
// bit 2 1: INTPULSEPOS, INT pulse generation, 0=start of conversion, 1=end of conversion
// bit 1 0: VREFLOCONV, VREFLO convert, 0=VREFLO not connected, 1=VREFLO connected to B5
// bit 0 0: Must write as 0.
DelayUs(1000);
// Wait 1 ms after power−up before using the ADC
//−−− SOC0 configuration
AdcRegs.ADCSAMPLEMODE.bit.SIMULEN0 = 0; // SOC0 in single sample mode (vs. simultaneous mode)
AdcRegs.ADCSAMPLEMODE.bit.SIMULEN0 = 0; // SOC0 in single sample mode (vs. simultaneous mode)
AdcRegs.ADCSOC0CTL.bit.TRIGSEL = 6; // Trigger using ePWM1−ADCSOCA
AdcRegs.ADCSOC0CTL.bit.CHSEL = 1; // Convert channel ADCINA0 (ch0)
AdcRegs.ADCSOC0CTL.bit.ACQPS = 10; // Acquisition window set to (6+1)=7 cycles
AdcRegs.ADCSOC1CTL.bit.TRIGSEL = 6;
// Trigger using ePWM1−ADCSOCA
102
AdcRegs.SOCPRICTL.bit.SOCPRIORITY = 4; // All SOCs handled in round−robin mode
//−−− ADCINT0 configuration
AdcRegs.INTSEL1N2.bit.INT1CONT = 0; // ADCINT0 pulses generated only when ADCINT0 flag is clear
AdcRegs.INTSEL1N2.bit.INT1E = 1; // Enable ADCINT0
AdcRegs.INTSEL1N2.bit.INT1SEL = 3; // EOC0 triggers ADCINT0
PieCtrlRegs.PIEIER1.bit.INTx1 = 1; // Enable ADCINT0 in PIE group 1
IER |= 0x0001;
// Enable INT1 in IER to enable PIE group
//−−− Finish up
AdcRegs.ADCCTL1.bit.ADCENABLE = 1; // Enable the ADC
asm(” EDIS”);
// Disable EALLOW protected register access
} // end InitAdc()
//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ File: EPwm.c −− File for Lab 3 and 4
∗ History:
∗ 26/07/2011 − original
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
#include ”Lab.h” // Main include file
int periodo = 1000;
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ Function: InitEPwm()
∗
∗ Description: Initializes the Enhanced PWM modules on the F2802x
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
void InitEPwm(void)
{
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
9.2
103
//−−− Must disable the clock to the ePWM modules if you
//−−− want all ePMW modules synchronized.
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
asm(” EALLOW”);
SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 0;
asm(” EDIS”);
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//−−− Configure ePWM1 to trigger the ADC at a 50 kHz rate
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
EPwm1Regs.TBCTL.bit.CTRMODE = 0x3; // Disable the timer
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
EPwm1Regs.TBCTL.all = 0xC033; // Configure timer control register
15−14 11: FREE/SOFT, 11 = ignore emulation suspend
13 0: PHSDIR, 0 = count down after sync event
12−10 000: CLKDIV, 000 => TBCLK = HSPCLK/1
9−7 000: HSPCLKDIV, 000 => HSPCLK = SYSCLKOUT/1
6 0: SWFSYNC, 0 = no software sync produced
5−4 11: SYNCOSEL, 11 = sync−out disabled
3 0: PRDLD, 0 = reload PRD on counter=0
2 0: PHSEN, 0 = phase control disabled
1−0 11: CTRMODE, 11 = timer stopped (disabled)
EPwm1Regs.TBCTR = 0x0000; // Clear timer counter
EPwm1Regs.TBPRD = periodo; // Set timer period
EPwm1Regs.TBPHS.half.TBPHS = 0x0000; // Set timer phase
//EPwm1Regs.CMPA.half.CMPA = (periodo>>2); // Muestreo
EPwm1Regs.CMPB = 35;
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
EPwm1Regs.ETPS.all = 0x1100; // Configure SOCA
15−14 00: EPWMxSOCB, read−only
13−12 01: SOCBPRD, 01 = generate SOCB on first event
11−10 00: EPWMxSOCA, read−only
9−8 01: SOCAPRD, 01 = generate SOCA on first event
7−4 0000: reserved
3−2 00: INTCNT, don’t care
1−0 00: INTPRD, don’t care
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
EPwm1Regs.ETSEL.all = 0xF000; // Enable SOCA to ADC
15 1: SOCBEN, 1 = enable SOCB
14−12 111: SOCBSEL, 100 compB incrementando
11 0: SOCAEN, 1 = enable SOCA
10−8 010: SOCASEL, 010 TBCTR=TBPRD
3 0: INTEN, 0 = disable interrupt
2−0 000: INTSEL, don’t care
//
//
//
//
//
bit
bit
bit
bit
bit
EPwm1Regs.AQCTLB.all = 0x0801;
11−10 10: CBD, 10 = set
9−8 00: CBU, 00 = do nothing
7−6 00: CAD, 01 = do nothing
5−4 00: CAU, 10 = do nothing
104
// bit 3−2 00: PRD, 00 = do nothing
// bit 1−0 01: ZRO, 01 = clear
EPwm1Regs.DBCTL.bit.OUT MODE = 0; // Deadband disabled
EPwm1Regs.PCCTL.bit.CHPEN = 0; // PWM chopper unit disabled
EPwm1Regs.TZCTL.bit.TZA = 0x3; // Trip action disabled for output A
EPwm1Regs.TBCTL.bit.CTRMODE = 0x2; // Enable the timer in count up mode 0x0
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//−−− Configure ePWM1 for 2 kHz symmetric PWM on EPWM1A pin
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
EPwm2Regs.CMPA.half.CMPA = (periodo−50); // Set PWM duty cycle
EPwm2Regs.CMPB = (periodo−50);
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
EPwm2Regs.CMPCTL.all = 0x0002; // Compare control register
15−10 0’s: reserved
9 0: SHDWBFULL, read−only
8 0: SHDWAFULL, read−only
7 0: reserved
6 0: SHDWBMODE, don’t care
5 0: reserved
4 0: SHDWAMODE, 0 = shadow mode
3−2 00: LOADBMODE, don’t care
1−0 10: LOADAMODE, 10 = load on zero or PRD match
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
EPwm2Regs.AQCTLA.all = 0x0090; // Action−qualifier control register A
11−10 00: CBD, 00 = do nothing
7−6 01: CAD, 01 = clear
5−4 10: CAU, 10 = set
3−2 00: PRD, 00 = do nothing
1−0 00: ZRO, 00 = do nothing
9.2
105
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
EPwm2Regs.AQCTLB.all = 0x0900; // Action−qualifier control register A
11−10 01: CBD, 00 = clear
9−8 10: CBU, 00 = set
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
EPwm2Regs.AQSFRC.all = 0x0000; // Action−qualifier s/w force register
7−6 00: RLDCSF, 00 = reload AQCSFRC on zero
5 0: OTSFB, 0 = do not initiate a s/w forced event on output B
4−3 00: ACTSFB, don’t care
2 0: OTSFA, 0 = do not initiate a s/w forced event on output A
1−0 00: ACTSFA, don’t care
EPwm2Regs.AQCSFRC.all = 0x0000; // Action−qualifier continuous s/w force register
// bit 15−4 0’s: reserved
// bit 3−2 00: CSFB, 00 = forcing disabled
// bit 1−0 00: CSFA, 00 = forcing disabled
EPwm2Regs.TBCTL.bit.CTRMODE = 0x2; // Enable the timer in count up/down mode
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
EPwm3Regs.CMPA.half.CMPA = (periodo>>1); // Set PWM duty cycle
EPwm3Regs.CMPB = (periodo>>1);
EPwm3Regs.CMPCTL.all = 0x0002;
// bit 9 0: SHDWBFULL, read−only
// Compare control register
106
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
7 0: reserved
5 0: reserved
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
7−6 01: CAD, 01 = clear
5−4 10: CAU, 10 = set
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
11−10 01: CBD, 00 = clear
9−8 10: CBU, 00 = set
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
// bit 15−14 11: FREE/SOFT, 11 = ignore emulation suspend
// bit 13 0: PHSDIR, 0 = count down after sync event
// bit 12−10 000: CLKDIV, 000 => TBCLK = HSPCLK/1
9.2
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
107
EPwm4Regs.CMPA.half.CMPA = (periodo>>1); // Set PWM duty cycle
EPwm4Regs.CMPB = (periodo>>1);
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
EPwm4Regs.CMPCTL.all = 0x0002; // Compare control register
9 0: SHDWBFULL, read−only
7 0: reserved
5 0: reserved
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
7−6 01: CAD, 01 = clear
5−4 10: CAU, 10 = set
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
11−10 01: CBD, 00 = clear
9−8 10: CBU, 00 = set
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
108
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
//−−− Enable the clocks to the ePWM module.
//−−− Note: this should be done after all ePWM modules are configured
//−−− to ensure synchronization between the ePWM modules.
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
asm(” EALLOW”);
SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 1; // TBCLK to ePWM modules enabled
asm(” EDIS”);
} // end InitEPwm()
//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ File: SysCtrl.c −− File for Lab 2, 3 and 4
∗ History:
∗ 26/07/2011 − original
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ Function: InitSysCtrl()
∗ Description: Initializes the F2802x CPU
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
void InitSysCtrl(void)
{
volatile Uint16 i;
// General purpose Uint16
volatile int16 dummy;
// General purpose volatile int16
asm(” EALLOW”);
//−−− Call the Device cal() function located in reserved OTP.
// Device cal func ptr is a macro defined in the file Lab.h. This
// macro simply defines Device cal func ptr to be a function pointer to
// the correct address in the reserved OTP. Note that the device cal function
// is automatically called by the bootloader. A call to this function is
// included here just in case the bootloader is bypassed during development.
SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1; // Enable ADC peripheral clock
(∗Device cal func ptr)(); // Call the device calibration routine
SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 0; // Disable ADC peripheral clock
9.2
109
//−−− Memory Protection Configuration
DevEmuRegs.DEVICECNF.bit.ENPROT = 1; // Enable write/read protection
// Configure the clock sources
//
//
//
//
//
//
//
//
//
//
//
//
//
bit
bit
bit
bit
bit
bit
bit
bit
bit
bit
bit
bit
bit
SysCtrlRegs.CLKCTL.all = 0x6400; // Configure the clock control register
15 0: NMIRESETSEL, NMI reset select for missing clock detect, 0=direct reset, 1=NMI WD causes reset
14 1: XTALOSCOFF, Crystal oscillator off, 0=on, 1=off
13 1: XCLKINOFF, XCLKIN input off, 0=on, 1=off
12 0: WDHALTI, WD halt ignore, 0=WD turned off by HALT, 1=WD ignores HALT
11 0: INTOSC2HALTI, OSC2 halt ignore, 0=OSC2 turned off by HALT, 1=OSC2 ignores HALT
10 1: INTOSC2OFF, OSC2 off, 0=on, 1=off
9 0: INTOSC1HALTI, OSC1 halt ignore, 0=OSC1 turned off by HALT, 1=OSC1 ignores HALT
8 0: INTOSC1OFF, OSC1 off, 0=on, 1=off
7−5 000: TMR2CLKPRESCALE, Timer2 prescale, 000=/1
4−3 00: TMR2CLKSCRSEL, Timer2 source, 00=SYSCLKOUT, 01=ext. OSC, 10=OSC1, 11=OSC2
2 0: WDCLKSRCSEL, WD source, 0=OSC1, 1=ext. OSC or OSC2
1 0: OSCCLKSRC2SEL, clock src2 select, 0=ext OSC, 1=OSC2
0 0: OSCCLKSRCSEL, clock src1 select, 0=OSC1, 1=ext. OSC or OSC2
//
//
//
//
bit
bit
bit
bit
SysCtrlRegs.XCLK.all = 0x0040; // Configure the clocking register
6 1: XCLKINSEL, XCLKIN source, 0=GPIO38, 1=GPIO19 (default) (Note: GPIO38 is JTAG TCK!)
1−0 00: XCLKOUTDIV, XCLKOUT divide ratio, 00=SYSCLKOUT/4, 01=SYSCLKOUT/.2, 10=SYSCLKOUT,
//−−− Configure the PLL
// Note: The DSP/BIOS configuration tool can also be used to initialize the PLL
// instead of doing the initialization here.
// Make sure the PLL is not running in limp mode
if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 1)
{
// PLL is not running in limp mode
SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1; // Turn off missing clock detect before changing PLLCR
SysCtrlRegs.PLLSTS.bit.DIVSEL = 0; // DIVSEL must be 0 or 1 (/4 CLKIN mode) before changing P
SysCtrlRegs.PLLCR.bit.DIV = 0x000C; // PLLx12/4 (because DIVSEL is /4)
// Wait for PLL to lock.
// During this time the CPU will run at OSCCLK/4 until the PLL is stable.
// Once the PLL is stable the CPU will automatically switch to the new PLL value.
// Code is not required to sit and wait for the PLL to lock. However,
// if the code does anything that is timing critical (e.g. something that
// relies on the CPU clock frequency to be at speed), then it is best to wait
// until PLL lock is complete. The watchdog should be disabled before this loop
// (e.g., as was done above), or fed within the loop.
while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1) // Wait for PLLLOCKS bit to set
{
SysCtrlRegs.WDKEY = 0x0055;
// Service the watchdog while waiting
SysCtrlRegs.WDKEY = 0x00AA;
// in case the user enabled it.
}
// After the PLL has locked, we are running in PLLx12/4 mode (since DIVSEL is /4).
// We can now enable the missing clock detect circuitry, and also change DIVSEL
// to /2. In this example, I will wait a bit of time to let inrush currents settle,
110
// and then change DIVSEL from /4 to /2. This is only an example. The amount of
// time you need to wait depends on the power supply feeding the DSP (i.e., how much
// voltage droop occurs due to the inrush currents, and how long it takes the
// voltage regulators to recover).
SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0; // Enable missing clock detect circuitry
DelayUs(20/2);
// Wait 20 us (just an example). Remember we’re running
// at half−spee
SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;
// Change to /2 mode
}
else
{
// PLL is running in limp mode
// User should replace the below with a call to an appropriate function,
// for example shutdown the system (since something is very wrong!).
asm(” ESTOP0”);
}
//−−− Configure the clocks
SysCtrlRegs.LOSPCP.all = 0x0002;
// Lo−speed periph clock prescaler, LOSPCLK=SYSCLKOUT/4
SysCtrlRegs.PCLKCR3.bit.GPIOINENCLK = 1; // GPIO input module is clocked
SysCtrlRegs.PCLKCR3.bit.CPUTIMER2ENCLK = 1; // SYSCLKOUT to CPU Timer2 enabled
SysCtrlRegs.PCLKCR3.bit.COMP2ENCLK = 1; // SYSCLKOUT to COMP2 enabled
SysCtrlRegs.PCLKCR3.bit.COMP1ENCLK = 1; // SYSCLKOUT to COMP1 enabled
SysCtrlRegs.PCLKCR1.bit.ECAP1ENCLK = 1; // SYSCLKOUT to eCAP1 enabled
SysCtrlRegs.PCLKCR1.bit.EPWM4ENCLK = 1; // SYSCLKOUT to ePWM4 enabled
SysCtrlRegs.PCLKCR0.bit.SCIAENCLK = 1; // LSPCLK to SCI−A enabled
SysCtrlRegs.PCLKCR0.bit.SPIAENCLK = 1; // LSPCLK to SPI−A enabled
SysCtrlRegs.PCLKCR0.bit.I2CAENCLK = 1; // SYSCLKOUT to I2C−A enabled
SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1; // SYSCLKOUT to ADC enabled
// TBCLKSYNC bit is handled separately in InitEPwm() since it affects ePWM synchronization.
SysCtrlRegs.PCLKCR0.bit.HRPWMENCLK = 1; // SYSCLKOUT to HRPWM enabled
//−−− Configure the low−power modes
SysCtrlRegs.LPMCR0.all = 0x00FC; // LPMCR0 set to default value
//−−− Finish up
asm(” EDIS”);
} // end InitSysCtrl()
//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
/∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗
∗ File: DefaultIsr 3 4.c −− File for Lab 3 and 4
∗ History:
∗ 26/07/2011 − original
9.2
∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗/
int mode = 0;
long coefa[] = {16384,31972,15616};
long coefb[] = {384,384};
int offset0 = 2380;//(0.62V)
int offset1 = 2380;//(0.62V)
int fil 1[] = {0,0,0,0,0,0,0,0};
int fil 2[] = {0,0,0,0,0,0,0,0};
long buff1[192] = {};//vector de 192 datos
long buff2[192] = {};//vector de 192 datos
long vrs f k1 = 0;
long vrs f k2 = 0;
long vrs f k3 = 0;
int vrs f = 0;
long vrs f l = 0;
long usa k0 = 0;
long usa k1 = 0;
long usa k2 = 0;
long vst f k1 = 0;
long vst f k2 = 0;
long vst f k3 = 0;
int vst f = 0;
long vst f l = 0;
long usb k0 = 0;
long usb k1 = 0;
long usb k2 = 0;
int di = 12;
int i = 0;
int ip = 0;
int h = 10;
int aveg0 = 0;
int aveg1 = 0;
int Vrs = 0;
int Vst = 0;
int y1 = 0;
int y2 = 0;
int y3 = 0;
int y4 = 0;
int y5 = 0;
int y6 = 0;
int ay1 = 0;
int ay2 = 0;
int ay3 = 0;
int abs x1 = 0;
int abs x2 = 0;
int abs x3 = 0;
int Vrt = 0;
int Vr = 0;
int Vs = 0;
int Vt = 0;
long auxrs1 = 0;
111
112
long auxrs2 = 0;
long auxrs3 = 0;
long auxrs4 = 0;
long auxrs5 = 0;
long auxst1 = 0;
long auxst2 = 0;
long auxst3 = 0;
long auxst4 = 0;
long auxst5 = 0;
int outadc0 = 0;
int outadc1 = 0;
int outadc2 = 0;
int outadc3 = 0;
int outadc4 = 0;
int outadc5 = 0;
int outadc6 = 0;
int outadc7 = 0;
int outadc8 = 0;
int outadc9 = 0;
int outadc10 = 0;
int outadc11 = 0;
int Vrs 1 = 0;
int Vrs 2 = 0;
int Vrt 1 = 0;
int Vrt 2 = 0;
int avg1 = 0;
int avg2 = 0;
int i2 = 0;
//−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
interrupt void ADCINT1 ISR(void) // PIE1.1 @ 0x000D40 ADCINT1 (ADC INT1)
{
GpioDataRegs.GPBDAT.bit.GPIO32 = 1;
PieCtrlRegs.PIEACK.all = PIEACK GROUP1; // Must acknowledge the PIE group
//−−− Manage the ADC registers
AdcRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; // Clear ADCINT1 flag
avg1 = (AdcResult.ADCRESULT0 + AdcResult.ADCRESULT2)>>1;
avg2 = (AdcResult.ADCRESULT1 + AdcResult.ADCRESULT3)>>1;
Vrs = avg1 − offset0;
Vrt = avg2 − offset1;
//Filtro Digital
vrs f k3 = vrs f k2;
vrs f k2 = vrs f k1;
vrs f k1 = vrs f l;
usa k2 = usa k1;
9.2
usa k1 = usa k0;
usa k0 = (long)Vrs;
auxrs1 = (7715∗vrs f k1)>>12;
auxrs2 = (−3627∗vrs f k2)>>12;
auxrs3 = (7505∗usa k0)>>17;
auxrs4 = (−7505∗usa k2)>>17;
vrs f l = auxrs1 + auxrs2 + auxrs3 + auxrs4;
auxrs5 = (vrs f l+1020);//1500 es la amplitud
vrs f = (int)auxrs5;
//vrs f = Vrs;
vst f k3 = vst f k2;
vst f k2 = vst f k1;
vst f k1 = vst f l;
usb k2 = usb k1;
usb k1 = usb k0;
usb k0 = (long)Vrt;
auxst1 = (7715∗vst f k1)>>12;
auxst2 = (−3627∗vst f k2)>>12;
auxst3 = (7505∗usb k0)>>17;
auxst4 = (−7505∗usb k2)>>17;
vst f l = auxst1 + auxst2 + auxst3 + auxst4;
auxst5 = (vst f l+1020);//1500 es la amplitud
vst f = (int)auxst5;
//vst f = Vrt;
ip = 1 + ip;
if (ip>=h)
{
buff1[i] = auxst5;
buff2[i] = (long)Vrt;
i = i+1;
ip = 0;
}
if ( i>= 192)
{
i = 0;
}
//Tension filtrada fase neutro, falta la division por 3
Vr = (((2∗vrs f) + vst f))>>2;
Vs = (((−1)∗vrs f) + vst f)>>2;
Vt = (((−1)∗vrs f) − (2∗vst f))>>2;
//Maximo valor paa Vr = 1200∗3/(sqrt(3)∗2) = 1039 equivale a 162V
//1000 es el periodo, entonces existe un ciclo de trabajo de 1.1
// 1039∗7/8 = 909, es decir, ciclo de trabajo 0.9
Vr = ((Vr∗27)>>4);
Vs = ((Vs∗27)>>4);
Vt = ((Vt∗27)>>4);
//Valor Absoluto
113
114
if (Vr < 0)
{
abs x1 = (−1)∗Vr;
}
else
{
abs x1 = Vr;
}
if (Vs < 0)
{
abs x2 = (−1)∗Vs;
}
else
{
abs x2 = Vs;
}
if (Vt < 0)
{
abs x3 = (−1)∗Vt;
}
else
{
abs x3 = Vt;
}
// Modulacion
if (abs x1 >= abs x2 && abs x2 >= abs x3)
{
ay1 = abs x3 + abs x2;
ay2 = abs x2;
ay3 = 3000;
}
else if (abs x1 >= abs x3 && abs x3 >= abs x2)
{
ay2 = 3000;
ay3 = abs x3;
}
{
ay1 = abs x1;
ay3 = 3000;
}
{
ay1 = 3000;
ay3 = abs x3;
}
9.2
{
ay1 = 3000;
ay2 = abs x2;
}
else
{
ay1 = abs x1;
ay2 = 3000;
}
if (Vr > 0)
{
y1 =
y4 =
}
else
{
y4 =
y1 =
}
if (Vs > 0)
{
y2 =
y5 =
}
else
{
y5 =
y2 =
}
if (Vt > 0)
{
y3 =
y6 =
}
else
{
y6 =
y3 =
}
ay1;
0;
ay1;
0;
ay2;
0;
ay2;
0;
ay3;
0;
ay3;
0;
//Salidas
EPwm2Regs.CMPA.half.CMPA = y4;//Negativo R
EPwm2Regs.CMPB = y1;//Positivo R
EPwm3Regs.CMPA.half.CMPA = y5;//Negativo S
115
116
EPwm3Regs.CMPB = y2;//Positivo S
EPwm4Regs.CMPA.half.CMPA = y6;//Negativo T
EPwm4Regs.CMPB = y3;//Positivo T
if (mode == 0)
{
EPwm1Regs.CMPA.half.CMPA = ((Vr>>1)+500);
}
else if (mode == 1)
{
EPwm1Regs.CMPA.half.CMPA = ((Vs>>1)+500);
}
else
{
EPwm1Regs.CMPA.half.CMPA = ((Vt>>1)+500);
}
GpioDataRegs.GPBDAT.bit.GPIO32 = 0;
}
//−−− end of file −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
Capı́tulo 10
REFERENCIAS
117
118
Capı́tulo 10 – Referencias
REFERENCIAS
[1] J. A. Rosero, J. A. Ortega, E. Aldabas, and L. Romeral, “Moving towards a more
electric aircraft,” IEEE Aerospace and Electronic Systems Magazine, vol. 22, no. 3, pp.
3–9, 2007.
[2] J. S. Cloyd, “Status of the united states air force’s more electric aircraft initiative,”
IEEE Aerospace and Electronic Systems Magazine, vol. 13, no. 4, pp. 17–22, 1998.
[3] W. G. Homeyer, E. E. Bowles, S. P. Lupan, P. S. Walia, and M. A. Maldonado, “Advanced power converters for more electric aircraft applications,” in Proc. 32nd Intersociety Energy Conversion Engineering Conf. IECEC-97, vol. 1, 1997, pp. 591–596.
[4] D. Izquierdo, R. Azcona, F. del Cerro, C. Fernandez, and B. Delicado, “Electrical power
distribution system (hv270dc), for application in more electric aircraft,” in Proc. TwentyFifth Annual IEEE Applied Power Electronics Conf. and Exposition (APEC), 2010, pp.
1300–1305.
[5] R. I. Jones, “The more electric aircraft: the past and the future?” in Proc. IEE Colloquium Electrical Machines and Systems for the More Electric Aircraft (Ref. No. 1999/180),
1999.
[6] K. Emadi and M. Ehsani, “Aircraft power systems: technology, state of the art, and
future trends,” IEEE Aerospace and Electronic Systems Magazine, vol. 15, no. 1, pp.
28–32, 2000.
[7] D. Alexa, A. Sirbu, D. M. Dobrea, and T. Goras, “Topologies of three-phase rectifiers
with near sinusoidal input currents,” IEE Proceedings -Electric Power Applications, vol.
151, no. 6, pp. 673–678, 2004.
[8] D. Alexa, A. Sirbu, and A. Lazar, “Three-phase rectifier with near sinusoidal input
currents and capacitors connected on the ac side,” Industrial Electronics, IEEE Transactions on, vol. 53, no. 5, pp. 1612–1620, 2006.
[9] D. Alexa, T. C. Goras, I. V. Pletea, R. Buzatu, M. Moisa, and R. Chiper, “Analysis
of the two-quadrant converter having rectifier with near sinusoidal input currents and
capacitors connected on the ac side,” in Proc. Int. Symp. Signals, Circuits and Systems
ISSCS 2009, 2009, pp. 1–4.
[10] T. F. J. W. Kolar, “The essence of three-phase pfc rectifier systems,” in Proceedings of
the 33rd IEEE International Telecommunications Energy Conference (INTELEC 2011),
Amsterdam, Netherlands, October 9-13 2011.
[11] B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey, and D. P. Kothari, “A
review of three-phase improved power quality ac-dc converters,” Industrial Electronics,
IEEE Transactions on, vol. 51, no. 3, pp. 641–660, 2004.
[12] H. Kohlmeier, O. Niermeyer, and D. F. Schroder, “Highly dynamic four-quadrant ac motor drive with improved power factor and on-line optimized pulse pattern with promc,”
Industry Applications, IEEE Transactions on, no. 6, pp. 1001–1009, 1987.
119
120
Referencias
[13] J. W. Dixon, A. B. Kulkarni, M. Nishimoto, and B.-T. Ooi, “Characteristics of a
controlled-current pwm rectifier-inverter link,” Industry Applications, IEEE Transactions on, no. 6, pp. 1022–1028, 1987.
[14] B. T. Ooi, J. W. Dixon, A. B. Kulkarni, and M. Nishimoto, “An integrated ac drive
system using a controlled-current pwm rectifier/inverter link,” Power Electronics, IEEE
Transactions on, vol. 3, no. 1, pp. 64–71, 1988.
[15] T. Nussbaumer and J. W. Kolar, “Comparison of 3-phase wide output voltage range
pwm rectifiers,” Industrial Electronics, IEEE Transactions on, vol. 54, no. 6, pp. 3422–
3425, 2007.
[16] M. Nussbaumer, T. Kazuaki and J. W. Kolar, “Design and comparative evaluation
of three-phase buck+boost and boost+buck unity power factor pwm rectifier systems
for supplying variable dc voltage link converters,” in 25th International Conference on
Power Electronics (PCIM),, 2004.
[17] M. Baumann, U. Drofenik, and J. W. Kolar, “New wide input voltage range three-phase
unity power factor rectifier formed by integration of a three-switch buck-derived frontend and a dc/dc boost converter output stage,” in Proc. INTELEC Telecommunications
Energy Conf. Twenty-second Int, 2000, pp. 461–470.
[18] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comparative evaluation of modulation
methods of a three-phase buck + boost pwm rectifier. part ii: Experimental verification,”
IET Power Electronics, no. 2, pp. 268–274, 2008.
[19] M. Baumann, T. Nussbaumer, and J. W. Kolar, “Comparative evaluation of modulation
methods of a three-phase buck + boost pwm rectifier. part i: Theoretical analysis,” IET
Power Electronics, no. 2, pp. 255–267, 2008.
[20] M. Baumann and J. W. Kolar, “Minimization of the dc current ripple of a three-phase
buck-boost pwm unity power factor rectifier,” in Proc. Power Conversion Conf. PCC
Osaka 2002, vol. 2, 2002, pp. 472–477.
[21] A. Stupar, T. Friedli, J. Miniboeck, and J. Kolar, “Towards a 99three-phase buck-type
pfc rectifier for 400 v dcdistribution systems,” Power Electronics, IEEE Transactions
on, vol. PP, no. 99, p. 1, 2011.
[22] A. Stupar, T. Friedli, J. Minibo¨ andck, M. Schweizer, and J. Kolar, “Towards a 99systems,” in Applied Power Electronics Conference and Exposition (APEC), 2011 TwentySixth Annual IEEE, march 2011, pp. 505 –512.
[23] T. Nussbaumer, M. L. Heldwein, and J. W. Kolar, “Differential mode input filter design
for a three-phase buck-type pwm rectifier based on modeling of the emc test receiver,”
Industrial Electronics, IEEE Transactions on, vol. 53, no. 5, pp. 1649–1661, 2006.
[24] ——, “Common mode emc input filter design for a three-phase buck-type pwm rectifier system,” in Proc. Twenty-First Annual IEEE Applied Power Electronics Conf. and
Exposition APEC ’06, 2006.
[25] T. Nussbaumer, M. Baumann, and J. W. Kolar, “Comprehensive design of a threephase three-switch buck-type pwm rectifier,” Power Electronics, IEEE Transactions on,
vol. 22, no. 2, pp. 551–562, 2007.
[26] M. L. Heldwein and J. W. Kolar, “Design of minimum volume emc input filters for
an ultra compact three-phase pwm rectifier,” in COBEP07. The 7th Brazilian Power
Electronics Conference, 2007.
[27] Z. John Shen, Y. Xiong, X. Cheng, Y. Fu, and P. Kumar, “Power mosfet switching loss
analysis: A new insight,” in Proc. 41st IAS Annual Meeting Industry Applications Conf.
Conf. Record of the 2006 IEEE, vol. 3, 2006, pp. 1438–1442.
121
Referencias
[28] V. Kaura and V. Blasko, “Operation of a phase locked loop system under distorted
utility conditions,” in Proc. 1996. Eleventh Annual Applied Power Electronics Conf and
Exposition APEC ’96, vol. 2, 1996, pp. 703–708.
[29] ——, “Operation of a phase locked loop system under distorted utility conditions,”
Industry Applications, IEEE Transactions on, vol. 33, no. 1, pp. 58–63, 1997.
[30] M. Karimi-Ghartemani and M. R. Iravani, “A method for synchronization of power
electronic converters in polluted and variable-frequency environments,” Power Systems,
IEEE Transactions on, vol. 19, no. 3, pp. 1263–1270, 2004.
[31] B. Wu, High-Power Converters and AC Drives.
Wiley-IEEE press, 2006.
[32] V. Blasko, L. Arnedo, P. Kshirsagar, and S. Dwari, “Control and elimination of sinusoidal harmonics in power electronics equipment: a system approach,” in IEEE Energy
Conversion Congress & Exposition ECCE 2011. Phoenix, Arizona, September 2011, pp.
2827–2837.

Criterios de Optimización y Diseño de un Recticador Trifásico para

Transcripción

Documentos relacionados

Descarga Guía `Buscando Empleo en Reino Unido`

CONCEPTOS BASICOS DE INFORMATICA E HISTORIA DE LAS

Repetidor RADION - Bosch Security Systems

Digimon World Dawn > Guía

Descargar - De Lorenzo Group

Luis Gonzalez Tercero en amateur y Claudio Prieto en

Tema 7